[发明专利]绝缘体上硅CMOS技术的单粒子瞬变和翻转缓解

权利要求书

1.缓解绝缘体上硅（SOI）互补金属氧化物半导体（CMOS）集成电路中辐射引起的单粒子效应（SEE）的方法，所述方法包括：

由主逻辑门响应输入，生成主逻辑输出；

如果不存在SEE，由冗余逻辑门响应所述输入，生成冗余逻辑输出，所述冗余逻辑门复制所述主逻辑输出；和

由交错C门输出交错C门输出，所述交错C门输出在所述主逻辑输出匹配所述冗余逻辑输出时模拟反相器输出，并且在所述SEE过程中在所述主逻辑输出和所述冗余逻辑输出不匹配时不改变输出。

2.权利要求1所述的方法，其中所述SEE包括如下其中一种：单粒子翻转（SEU）和单粒子瞬变（SET）。

3.权利要求1所述的方法，其中所述主逻辑门、所述冗余逻辑门和所述交错C门间隔至少引起所述SEE的辐射事件的直径。

4.权利要求1所述的方法，其中所述交错C门包括：

串联PMOS晶体管的组；

串联NMOS晶体管的组；和

多个输入，每个耦合于串联PMOS晶体管组中的一个和串联NMOS晶体管组中的一个，其中所述主逻辑门、所述冗余逻辑门、所述串联PMOS晶体管和所述串联NMOS晶体管交错，以提供空间间隔。

5.权利要求4所述的方法，其中所述空间间隔包括至少0.5微米，以避免SEE影响两个晶体管位点。

6.权利要求1所述的方法，进一步包括利用硬化保持单元保持所述交错C门的所述交错C门输出，所述硬化保持单元包括两个硬化互补保持子电路的组，所述两个硬化互补保持子电路交错以提供空间间隔，并且一起包括两组两个串联PMOS晶体管和两组两个串联NMOS晶体管。

7.权利要求1所述的方法，其中所述主逻辑门包括如下其中一种：组合逻辑门、异步逻辑门和时序逻辑门。

8.缓解辐射引起的单粒子效应（SEE）的绝缘体上硅（SOI）互补金属氧化物半导体（CMOS）集成电路，包括：

主逻辑门，所述主逻辑门包括主逻辑输出，所述主逻辑门响应输入，输出所述主逻辑输出；

冗余逻辑门，所述冗余逻辑门复制所述主逻辑门，并且包括冗余逻辑输出，如果不存在SEE，所述冗余逻辑门响应所述输入，输出所述冗余逻辑输出，所述冗余逻辑输出是所述主逻辑输出的复制；和

交错C门，所述交错C门耦合于所述主逻辑输出和所述冗余逻辑输出，所述交错C门可操作以通过输出交错C门输出充当表决器，所述交错C门输出在所述主逻辑输出匹配所述冗余逻辑输出时模拟反相器输出，并且在所述SEE过程中在所述主逻辑输出和所述冗余逻辑输出不匹配时不改变输出。

9.权利要求8所述的SOI CMOS集成电路，其中所述主逻辑门、所述冗余逻辑门和所述交错C门间隔至少引起所述SEE的辐射事件的直径。

10.权利要求8所述的SOI CMOS集成电路，其中所述主逻辑门包括如下其中一种：组合逻辑门、异步逻辑门和时序逻辑门。

11.权利要求8所述的SOI CMOS集成电路，其中所述交错C门包括：

串联PMOS晶体管的组；

串联NMOS晶体管的组；和

多个输入，每个耦合于串联PMOS晶体管组中的一个和串联NMOS晶体管组中的一个，其中所述主逻辑门、所述冗余逻辑门、所述串联PMOS晶体管和所述串联NMOS晶体管交错，以提供空间间隔。

12.权利要求11所述的SOI CMOS集成电路，其中所述空间间隔包括至少0.5微米，以避免SEE影响两个晶体管位点。

13.权利要求8所述的SOI CMOS集成电路，进一步包括硬化保持单元，所述硬化保持单元保持所述交错C门的所述交错C门输出，所述硬化保持单元包括两个硬化互补保持子电路的组，所述两个硬化互补保持子电路交错以提供空间间隔，并且一起包括两组两个串联PMOS晶体管和两组两个串联NMOS晶体管。