[发明专利]倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法

说明书

技术领域

本发明涉及半导体领域，特别是涉及一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法。

背景技术

倒装芯片(flip-chip)封装技术是将晶元（die）的功能面朝下直接电性连结于基板进行封装的一种封装技术。倒装芯片封装技术具有封装精度高，封装体积小，输入输出端口（I/O）密度高，互连线短和引线寄生参数小等优点，因此倒装芯片封装技术己迅速取代传统的引线键合（wire bonding）技术成为一种主流的半导体封装技术。

通常倒装芯片需要设置测试结构以对封装效果进行测试。现有倒装芯片的测试结构仅能用于测试封装效果，其无法用于测试封装后晶元性能是否发生翘曲（warpage）或漏电（leakage）。现有倒装芯片中，晶元是否发生翘曲或漏电通常是在晶元制作过程中用单独的晶元测试结构进行测试。现有倒装芯片的测试结构无法同时对封装效果以及封装后晶元是否发生翘曲或漏电进行测试，因此，一方面导致测试效率低；另一方面，封装过程中可能对晶元造成破坏而导致晶元发生翘曲或漏电，由于无法测试在封装后晶元是否发生翘曲或漏电，因此无法实现对倒装芯片良率进行精确监控。

因此，亟需一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法，以解决现有倒装芯片的测试结构和倒装芯片无法同时测试封装效果和封装后晶元是否发生翘曲或漏电的问题。

发明内容

本发明解决的问题是提供一种倒装芯片的测试结构、倒装芯片和倒装芯片的制作方法，以实现同时对封装效果和封装后晶元是否发生翘曲或漏电进行测试。

为解决上述问题，本发明提供一种倒装芯片的测试结构，所述倒装芯片包括晶元和封装基板，所述测试结构包括：

一个或多个通孔链结构，设置在所述晶元内；

多个电连接单元，设置在所述晶元的功能面上且连接所述通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；

两条测试引线，固定在所述封装基板上，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。

可选的，所述通孔链结构为多个，所述测试结构还包括：一个或多个导线，固定在所述封装基板上，且每个所述导线连接位于中部位置的相邻两个所述电连接单元，所述电连接单元同时通过所述导线和所述通孔链结构串联在一起。

可选的，所述电连接单元包括设置在所述芯片的功能面上的金属焊垫和设置在所述金属焊垫上的金属凸块，所述通孔链结构与所述金属焊垫连接，所述导线与位于中部位置的所述金属凸块连接，所述测试引线与位于首尾位置的所述金属凸块连接。

可选的，所述通孔链结构包括金属互连结构和多个金属测试块，多个所述金属测试块通过所述金属互连结构串联在一起，所述金属测试块通过所述金属互连结构与所述电连接单元连接。

为解决上述问题，本发明还提供了一种倒装芯片，包括晶元、封装基板以及如上所述的测试结构。

可选的，所述测试结构为多个，多个所述测试结构在所述晶元功能面上的投影形状相同。

可选的，所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的中央区域。

可选的，所述测试结构在所述晶元功能面上的投影呈折线形，并且所述测试结构在所述晶元功能面上的投影位于所述晶元功能面的边角区域。

可选的，所述倒装芯片还包括位于所述金属测试块之间的伪测试块，所述伪测试块的材料与所述金属测试块的材料相同。

为解决上述问题，本发明还提供了一种倒装芯片的制作方法，包括：

提供晶元，并在所述晶元的功能面形成多个电连接单元，所述晶元内部设置有一个或多个通孔链结构，多个所述电连接单元通过所述通孔链结构串联在一起；

提供基板，并在所述基板表面形成两条测试引线；

对所述晶元和所述基板进行封装处理，所述测试引线与位于首尾位置的所述电连接单元分别一一对应连接。

与现有技术相比，本发明的技术方案具有以下优点：