[发明专利]半导体封装件的制法

说明书

技术领域

本发明有关于一种半导体封装件及其制法，尤指一种具有堆栈的半导体芯片的半导体封装件及其制法。

背景技术

随着半导体技术的演进，目前已开发出不同封装型态的半导体封装件，而为了追求半导体封装件的轻薄短小，遂发展出芯片尺寸封装件（chip scale package，CSP）的技术，其特征在于此种芯片尺寸封装件仅具有与芯片尺寸相等或略大的尺寸。

图1A至图1F所示者，为现有第7202107号美国专利的芯片尺寸封装件及其制法的剖视图。

如图1A所示，首先，提供一承载板10。

如图1B所示，接者，于该承载板10上形成一热感性粘着层11。

如图1C所示，贴合多个具有作用面12a的半导体芯片12于该热感性粘着层11上，该作用面12a上具有多个电极垫121，且该半导体芯片12以其作用面12a贴附于该热感性粘着层11上。

如图1D所示，于该热感性粘着层11上形成封装胶体13，以使该封装胶体13完全包覆该半导体芯片12。

如图1E所示，之后进行加热步骤，以使该半导体芯片12及封装胶体13完全与该热感性粘着层11分离。

如图1F所示，最后，于半导体芯片12的作用面12a及同侧的封装胶体13表面上形成线路层14。后续可视需要进行切单作业（未图标），以完成一不具封装基板的封装件。

然而，前述现有封装件如要增进产品多任务性或功能时，则需在一封装件中包含有多个半导体芯片。在多个半导体芯片相邻设置的情况下，会大幅增加封装件的平面尺寸；此外，因为有热制程及封装胶体填充等制程（例如将封装胶体加热成液体并灌入），所以半导体芯片会有位移发生，而无论多个半导体芯片的尺寸是否相同，都难以让每个半导体芯片的位移一致，进而导致后续线路增层制程的对位发生问题。

因此，如何解决封装件的平面尺寸过大及同一封装件中的多个半导体芯片的位移不相同等问题，实已成为目前业界所急需解决的课题。

发明内容

有鉴于上述现有技术的缺失，本发明的主要目的为提供一种半导体封装件及其制法，可有效减少封装件的平面尺寸并增进良率。

本发明的半导体封装件包括：第一半导体芯片，其具有相对的第一作用面与第一非作用面，且该第一作用面上形成有多个第一电极垫；第二半导体芯片，其具有相对的第二作用面与第二非作用面，该第二作用面上形成有多个第二电极垫，且该第二半导体芯片藉其第二非作用面接置于该第一半导体芯片的第一非作用面上；封装胶体，其包覆该第一半导体芯片与第二半导体芯片，且具有相对的第一表面与第二表面，该第一作用面并外露于该封装胶体的第一表面；多个打线垫，其嵌埋且外露于该封装胶体的第一表面；第一子焊线，其嵌埋于该封装胶体中，且其两端分别连接该第二电极垫与外露于该第二表面；第二子焊线，其嵌埋于该封装胶体中，且其两端分别连接该打线垫与外露于该第二表面；第一增层结构，其形成于该第一表面上，部分该第一增层结构电性连接该第一电极垫，部分该第一增层结构电性连接该打线垫；以及第二增层结构，其形成于该第二表面上，且部分该第二增层结构藉由该第一子焊线电性连接该第二电极垫，部分该第二增层结构藉由该第二子焊线电性连接该打线垫。

于前述的半导体封装件中，该第二半导体芯片的第二非作用面藉由粘着层粘接至该第一半导体芯片的第一非作用面上。

依上所述的半导体封装件，还包括多个导电组件，其电性连接该第一增层结构，且该导电组件为焊球或焊针。

本发明还提供一种半导体封装件的制法，其包括：提供一承载板，其上设有第一半导体芯片与设于该第一半导体芯片上的第二半导体芯片，具有相对的第一作用面与第一非作用面的该第一半导体芯片以其第一作用面接置于承载板上，且该第一作用面上形成有多个第一电极垫，该承载板上并形成有多个打线垫，具有相对的第二作用面与第二非作用面的该第二半导体芯片并藉其第二非作用面接置于该第一非作用面上，且该第二作用面上形成有多个第二电极垫；藉由多个焊线电性连接各该第二电极垫与打线垫；于该承载板上形成包覆该第一半导体芯片、第二半导体芯片与焊线的具有相对的第一表面与第二表面的封装胶体，该第一表面面向该承载板；从该封装胶体的第二表面移除部分厚度的该封装胶体，并将各该焊线截断成为一端外露的第一子焊线与第二子焊线，该第一子焊线与第二子焊线分别连接该第二电极垫与打线垫；于该第二表面上形成电性连接该第一子焊线与第二子焊线的第二增层结构；移除该承载板；以及于该第一表面上形成电性连接该第一电极垫与打线垫的第一增层结构。