[发明专利]金属氧化物半导体晶体管基准电压源

说明书

技术领域

本发明涉及集成电路设计领域，特别涉及一种金属氧化物半导体晶体管基准电压源。

背景技术

基准电压源是集成电路芯片中非常重要的单元模块电路，它为芯片中诸多功能模块提供高精度的基准电压，如振荡器、锁相环、数模转换器等电路。基准电压的稳定性直接决定着整个电路性能的优劣。为了满足电路在恶劣的外部温度环境下可以正常工作，基准电压源必须具有非常高的温度稳定性，即非常小的温度系数。

传统的带隙基准电压源的工作原理，是利用具有正温系数的热电压V_T与具有负温系数的双极型晶体管（BJT）基极发射极电压V_BE温度系数相互抵消，即基准电压V_REF=V_BE+KV_T，从而实现高温度稳定性的基准电压输出，其中系数K通过修调电阻进行校正。但是由于V_BE随温度的非线性关系，高阶温度系数导致基准电压在高温时出现较大偏差，往往需要进行复杂的高阶温度补偿设计，大大增加了电路设计难度，并且BJT的使用将增大芯片面积。文献“Zhe Zhao,Sheng-zhuan Huang,Feng Zhou,et al.A Novel CMOS Current Reference with Low Temperature Coefficient over a Large Temperature Range,ICSICT2010,415-417.”中提出了一种CMOS（Complementary Metal-Oxide-Semiconductor）基准电压源，避免使用V_BE带来的非线性问题，但是仍然需要用到电阻，而标准CMOS工艺中，电阻需要利用低阻值硅化物来实现，不仅占用较大的芯片面积，受工艺偏差影响很大，还会增大衬底噪声的耦合。

发明内容

本发明的目的是为了解决现有基准电压源存在的上述问题，提出了一种金属氧化物半导体晶体管基准电压源。

本发明解决所述技术问题，采用的技术方案是，金属氧化物半导体晶体管基准电压源，其特征在于，包括：八只NMOS管和十四只PMOS管，具体连接关系如下：

第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管、第七PMOS管、第九PMOS管以及第十一PMOS管的源端接电源电压；第一PMOS管的栅端、第一NMOS管的源端与漏端、第二NMOS管的源端、第三NMOS管的源端与漏端、第四NMOS管的源端、第五NMOS管的源端、第七NMOS管的源端、第十三PMOS管的漏端以及第八NMOS管的源端均接地电位；第一PMOS管的漏端、第二PMOS管的栅端均与第一NMOS管的栅端相连接；第二NMOS管、第四NMOS管、第五NMOS管以及第八NMOS管的栅端以及第二NMOS管和第四PMOS管的漏端均与第二PMOS管的漏端相连接；第三PMOS管的栅端和漏端均与第四PMOS管的源端相连接；第四PMOS管的栅端、第三NMOS管的栅端、第五NMOS管的漏端均与第八PMOS管的漏端相连接；第五PMOS管的漏端与第六PMOS管的源端相连接；第五PMOS管的栅端、第六PMOS管的栅端和漏端以及第四NMOS管的漏端均与第八PMOS管的栅端相连接；第七PMOS管的栅端和漏端、第九PMOS管的栅端以及第十一PMOS管的栅端均与第八PMOS管的源端相连接；第九PMOS管的漏端与第十PMOS管的源端相连接；第十一PMOS管的漏端与第十二PMOS管的源端相连接；第十PMOS管的漏端、第六NMOS管的栅端和漏端均与第七NMOS管的栅端相连接；第六NMOS管的源端、第七NMOS管的漏端均与第十三PMOS管的栅端相连接；第十三PMOS管和第十四PMOS管的源端均与第十二PMOS管的漏端相连接；第十四PMOS管的栅端与漏端以及第八NMOS管的漏端均与输出端相连接。

进一步的，所述金属氧化物半导体晶体管基准电压源制作成集成电路。

本发明的有益效果是，无需双极性晶体管和电阻等器件，具有结构简单、功耗较小，节约芯片面积，与CMOS工艺完全兼容的优点。本发明克服了传统基准电压源结构复杂、功耗较大，芯片版图面积较大，以及与CMOS兼容性差等问题，摆脱了传统基准电压源中对于电阻、双极性晶体管等器件的依赖。本发明减小了衬底噪声耦合的影响，并且由于部分支路工作在亚阈值工作区，减小了功耗。

附图说明

图1是本发明的电路图；

图2是输出电压温度曲线图。