[发明专利]基于SiGe BiCMOS的宽带射频芯片静电保护电路

说明书

技术领域

本发明属于电子电路技术领域，更进一步涉及半导体集成电路技术领域的一种用于宽带射频芯片的静电保护电路，可用于保护宽带WB射频芯片。 

背景技术

宽带WB射频技术是一种先进的无线通信技术，其原理是基于正交频分多路复用OFDM或者其他宽带跳变频技术实现的高频、高速、高安全性的通信技术。而以3-10GHz带宽特性为特点的OFDM宽带射频前端芯片设计以其高数据传输速率、良好的多径衰减、码间干扰抑制特性已经成为宽带射频技术的研究热点，并将成为未来信息社会建设的一项基础技术。随着半导体集成电路制造技术的发展，器件特征尺寸的不断缩小，使得静电放电ESD效应对集成电路的影响也越来越大。据统计，超过三成以上的集成电路失效是由静电放电ESD效应引起。为减小ESD对集成电路的不利影响，提高集成电路的可靠性，最有效的方法就是在集成电路内部加入各种ESD保护电路。 

区别于传统的数字、数模混合以及窄带射频芯片，WB射频芯片对输入输出端口的“透明性”要求特别苛刻。所谓透明性，就是要求在芯片正常工作的情况下，ESD防护电路对WB射频芯片内部电路的工作几乎不造成任何影响。因为在微波C波段上，输入端口任何小的寄生电容波动都将对整个WB芯片的噪声、增益以及驻波比等参数造成很大的影响。故而，WB射频芯片输入输出的片上ESD防护电路设计成为时下ESD防护电路研究的热点和难点所在。 

蔡铭宪拥有的专利技术“ESD保护器件以及用于形成ESD保护器件的方法”（授权公告号CN102593162A）公开了一种适用于射频芯片输入输出端口的静电保护电路，该电路包括任意多边形聚合物界限二极管。也给出了矩形、六边形和八边形的ESD二极管实施例。但是该专利存在的不足是：一是利用聚合物界限的方法不能完全消除边界寄生的反向势垒电容；二是同时还占用了较大的芯片面积，增加了掺杂区边界与底部衬底之间的寄生反向势垒电容，二极管静电防护效率较低；三是六边形的多边形结构ESD二极管并不适合通用的半导体集成电路实现。 

发明内容

本发明的目的在于针对上述现有技术存在的缺陷，提出一种用于宽带射频芯片的片上静电放电保护电路，以减小了静电放电保护电路占用的芯片面积和引入的寄生电容，有效提高二极管防护效率。 

本发明为了提升宽带射频芯片的性能，在设计静电放电保护电路时，采用梯形叉指型衬底二极管和梯形叉指型N阱二极管结构，二极管外围采用填充多晶硅材料进行自身隔离。整个电路包括： 

位于宽带射频输入输出端口的集成衬底静电放电ESD二极管电路，用于释放负向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与接地端口之间的大电流； 

位于宽带射频输入输出端口的集成N阱静电放电ESD二极管电路，用于释放正向瞬态静电放电ESD脉冲事件发生时所产生的输入输出端口与电源端口之间的大电流； 

其特征在于： 

所述的位于宽带射频输入输出端口的集成衬底静电放电ESD二极管电路，由1个或多个衬底静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯型叉指结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离。 

所述的位于宽带射频输入输出端口的集成N阱静电放电ESD二极管电路，由1个或多个N阱静电防护ESD二极管组成，每个二极管的阴极阳极掺杂区及金属接触条均采用梯形叉指型结构；二极管的外围填充有多晶硅材料，以对二极管自身进行隔离，二极管的下方设有N型埋层和N型外延层，以减小二极管的寄生效应。 

作为优选，所述的梯型叉指结构，是指梯形长边为叉指的始端，梯形短边为叉指的末端，梯形两条斜边为叉指斜边线。 

作为优选，所述的叉指斜边线采用交替的0度分段走线和45度角分段走线形成的锯齿状斜边线，或采用交替的0度分段走线和90度角分段走线形成的锯齿状斜边线。 

作为优选，所述的多晶硅材料，指采用西门子法气相淀积产生的柱状多晶硅材料。 

作为优选，所述的N型埋层，是采用高温热扩散将杂质材料磷P或砷As掺杂至衬底中形成的N型杂质扩散区。 

作为优选，所述的N型外延层，是采用化学气相淀积将杂质材料磷P或砷As与 硅Si材料一起淀积在衬底上形成的单晶N型外延薄膜。 

本发明具有如下优点：