[发明专利]ESD保护电路

说明书

技术领域

本发明涉及半导体装置。

背景技术

集成电路（integrated circuit；IC）可被静电放电（electrostatic discharge；ESD）破坏。例如，ESD可破坏晶体管的栅极氧化物。为保护晶体管免受破坏，使用ESD保护电路以透过集成电路的基板释放ESD电流。当在集成电路的焊垫上侦测到静电放电时，启动ESD电路以透过基板释放电流，从而保护栅极氧化物。

已使用各种类型的ESD保护电路。一种类型的ESD保护电路为横向扩散金属氧化物半导体（lateral diffused metal oxide semiconductor；LDMOS）晶体管。与该LDMOS的ESD性能相关的热失控电流（thermal runaway current）（例如It₂）与该LDMOS的总宽度直接相关。例如，LDMOS晶体管的总宽度越大，It₂越高。不过，传统LDMOS晶体管在宽度与It₂间的关系是呈非均匀性。例如，增加LDMOS晶体管的总宽度不会导致It₂的预期性增加。在一些情况下，增加该LDMOS晶体管的总宽度将导致It₂降低。此类非均匀性负面地影响ESD设计规则，使IC设计者难以提供必要的ESD保护。

本揭露是旨在于LDMOS晶体管中提供改进的均匀性。

发明内容

本发明具体实施例通常涉及半导体装置。在一具体实施例中提供一种装置，包括：基板，定义有具有ESD保护电路的装置区域，其特征在于，该ESD保护电路至少包括第一及第二晶体管，各该晶体管包括：栅极，具有第一侧及第二侧；第一扩散区域，位于邻近该栅极的该第一侧的该装置区域中；第二扩散区域，位于远离该栅极的该第二侧的该装置区域中，其特征在于，该第一及第二扩散区域包括第一极性类型的掺杂物，及设于该栅极与该第二扩散区域间的漂移隔离区域。该装置包括第一装置阱，包围该装置区域；第二装置阱，设置于该第一装置阱内；漂移阱，包围该第二扩散区域，且该漂移阱的边缘不延伸到该栅极下方且远离沟道区域；以及漏极阱，具有该第一极性类型的掺杂物，并设置于该第二扩散区域下方及该第一装置阱内。

在另一具体实施例中，揭露一种装置，包括：基板，定义有装置区域，其特征在于，该装置区域包括至少具有第一及第二晶体管的ESD保护电路。各该些晶体管包括：栅极，具有第一侧及第二侧；第一扩散区域，位于邻近该栅极的该第一侧的该装置区域中；第二扩散区域，位于远离该栅极的该第二侧的该装置区域中；以及漂移隔离区域，设置于该栅极与该第二扩散区域间。该装置包括第一装置阱，包围该装置区域；第二装置阱，设置于该第一装置阱内；漂移阱，包围该第二扩散区域，且该漂移阱的边缘不延伸到该栅极下方且远离沟道区域；以及漏极阱，设置于该第二扩散区域下方及该漂移阱内。

通过参照下面的说明及附图，本文所述具体实施例的上述以及其它优点及特征将变得更加清楚。而且，应当理解的是，本文所述各种具体实施例的特征并不相互排斥，而是可存在于各种组合和排列中。

附图说明

附图中，类似的附图标记通常代表不同视图中的相同组件。另外，附图不一定按比例绘制，而是重点说明本发明的原理。在下面的说明中参照附图来描述本发明的各种具体实施例，其中：

图1为显示装置的一具体实施例的剖视图；以及

图2为显示各种装置的传输线脉冲（TLP（transmission line pulse）的测量结果。

具体实施方式

本发明具体实施例通常涉及半导体装置。该些装置设有ESD电路。例如，该些ESD电路可用于高电压应用或装置中。例如，可在ESD事件中启动ESD电路，以释放ESD电流。该些装置是例如可为任何类型的半导体装置，例如集成电路（IC）。例如，此类装置可包含于独立的装置或集成电路，例如微控制器或片上系统（system on chip；SOC）中。例如，该些装置或集成电路可包含于例如扬声器、电脑、手机以及个人数字助理（personal digitial assistant；PDA）等电子产品中或与该些电子产品结合使用。