[发明专利]VDMOS及其制造方法

说明书

技术领域

本发明实施例涉及半导体芯片制造技术，尤其涉及一种VDMOS及其制造方法。

背景技术

平面型的垂直双扩散金属氧化物半导体晶体管（Vertical Double diffused Metal Oxide Semiconductor，简称VDMOS）是一种功率器件，其结构特点之一是设置有N-区域的有源区，且在多晶硅栅极下方的有源区中一般都设计有P+区域。

对于具有此结构特点的VDMOS，其中制备P+区域和栅极的过程包括：首先在衬底1上形成氧化层2；而后通过构图工艺刻蚀氧化层2，形成各P+区域对应的环区；进而对衬底注入P+离子，由于氧化层2对注入的阻挡，所以实际上在环区处露出的衬底中形成多个P+区域，这些P+区域可能是不同功能的导电结构，例如分压环、主结等，但至少包括设置在有源区中的P+区域，此处称为有源区中P+区3；进一步通过光刻胶刻蚀，露出衬底上待形成N-区域5的部位，即元胞区，在露出的元胞区中进行N-离子的注入，形成N-区域5；随后在衬底上生长栅氧化层6，再形成多晶硅膜层，通过构图工艺将多晶硅膜层进行刻蚀，形成多晶硅的栅极7，部分栅极7的图案会位于有源区中P+区3上，如图1所示。

在上述VDMOS的制备工艺中，当生长栅氧化层的时候，各P+区域的氧化层厚度或质量会比其它不做P+注入的区域略差。则后续在电性测试栅源漏电（IGSS）时，容易发生失效现象，并且失效区域经常表现为多晶硅栅极与其下方的有源区中P+区之间的氧化层击穿。

发明内容

本发明提供一种VDMOS及其制造方法，以减少VDMOS的栅源漏电问题。

本发明提供一种VDMOS的制造方法，包括在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，其中，还包括：

在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间。

本发明还提供了一种VDMOS，包括衬底、氧化层、各P+区域、N-区域、栅氧化层和栅极，其中，还包括：形成在有源区中P+区与栅极之间的保护层。

本发明提供了一种VDMOS及其制造方法，利用VDMOS的已有制备工艺形成对有源区中P+区的保护层，以减少栅极通过有源区中P+区而产生的栅源漏电现象。

附图说明

图1为现有技术中VDMOS的结构示意图；

图2为本发明实施例提供的VDMOS的制造方法的流程图；

图3A-3G为本发明实施例提供的VDMOS的制造方法中各步骤制备的VDMOS的结构示意图。

具体实施方式

本发明实施例提供的VDMOS的制造方法的流程图，VDMOS可包括在衬底上形成氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，本实施例的技术方案在已有技术的基础上，进一步还包括：

在衬底上对应有源区中P+区的位置上方形成保护层，其中，所述保护层位于所述栅极和所述有源区中P+区之间。

本发明实施例的技术方案中，在有源区中P+区的上方形成保护层，能够在形成多晶硅栅极的时候，对有源区中P+区进行保护，由此减少通过有源区中P+区而出现的栅源漏电现象。

该保护层可以单独制备，但优选是利用VDMOS的已有制备流程来形成，其中一种方式是在衬底上形成氧化层，并通过构图工艺对所述氧化层进行刻蚀，在所述有源区中P+区的位置上方保留所述氧化层，作为所述保护层。采用此技术方案，无需额外增加工序，在形成氧化层时即可同步形成保护层，因此无需增加成本。

本发明实施例所提供的制备氧化层、各P+区域、N-区域、栅氧化层和栅极的流程，可以基于多种工艺方式来实现，本发明并不对此进行限制。图2所示为本发明实施例提供的VDMOS的制造工艺流程图，图3A-3G为图2中各步骤制成的VDMOS的结构示意图，该实施例提供了一种优选的VDMOS的制备工艺，具体包括如下步骤：

步骤201、在所述衬底1上形成氧化层2，如图3A所示；可生成厚度为0.8-1.2μm的氧化层。

步骤202、采用光刻胶构图工艺刻蚀所述氧化层2，以形成具有第一厚度21和第二厚度22的氧化层2，所述第一厚度21的位置对应于待形成P+区域3的位置，剩余的氧化层2具有第二厚度22，且所述第一厚度21小于所述第二厚度22，如图3B所示；

本步骤刻蚀掉的厚度约为0.6～1.0μm，但不刻蚀穿氧化层，剩余的氧化层的第一厚度约为0.2μm。