[发明专利]硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法

权利要求书

1.一种硅基高迁移率III-V/Ge沟道的CMOS制备方法，包括以下步骤：

步骤1：在清洗好的硅衬底上，采用超高真空化学气相沉积生长锗层；

步骤2：将硅衬底立即放入MOCVD反应室中，第一次退火后，在锗层上依次生长低温成核砷化镓层、高温砷化镓层、在生长半绝缘InGaP层和砷化镓盖层，形成样品；

步骤3：将样品取出，对砷化镓盖层进行砷化镓抛光工艺，并清洗MOCVD反应室和样品舟，将样品清洗后放入MOCVD反应室，第二次退火后生长nMOSFET结构；

步骤4：在nMOSFET结构的表面，选区ICP刻蚀，从nMOSFET结构向下刻蚀到锗层，形成凹槽，并在凹槽内及nMOSFET结构的表面PECVD生长二氧化硅层；

步骤5：在选区刻蚀的位置再次进行ICP刻蚀二氧化硅层到锗层，形成沟槽；

步骤6：清洗样品，采用超高真空化学气相沉积的方法，在沟槽内生长锗成核层和锗顶层；

步骤7：对锗顶层进行抛光，并去掉nMOSFET结构上的部分二氧化硅层；

步骤8：在nMOSFET结构和锗顶层上进行源、漏和栅的CMOS工艺完成器件的制备。

2.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中硅衬底为偏[011]方向4°的(100)衬底。

3.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中第一次退火的温度大于700℃，时间为20-30分钟；第二次退火的温度和生长高温砷化镓层4、半绝缘InGaP层5、砷化镓盖层6和nMOSFET结构7是相同的，均为620-660℃之间，第二次退火在砷烷的保护气氛下进行。

4.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中生长半绝缘InGaP层5与锗层2是晶格匹配的，其生长速率是0.1nm/s-0.25nm/s，V/III为75-125。

5.根据权利要求4所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中生长半绝缘InGaP层5时掺杂剂为二茂铁，其流量与半绝缘InGaP层5所用的III族源TMIn和TMGa的流量之和的比大约为1∶1000，数量级在1×10-8mol/min。

6.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中砷化镓盖层6的厚度为70-100nm，对其进行抛光时抛去的厚度在50nm以下，达到的粗糙度为0.5nm以下。

7.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中选区ICP刻蚀凹槽的图形为平行的，槽宽为500nm，凹槽的间距为5001000nm。

8.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中二氧化硅层8在凹槽内的顶部与nMOSFET结构7的顶部持平。

9.根据权利要求8所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中ICP刻蚀二氧化硅层8的刻蚀沟槽的槽宽为200nm，槽两侧二氧化硅的厚度相同。

10.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中锗顶层10的高度高于二氧化硅层8在凹槽内的上表面，高出二氧化硅层8的上表面100nm。

11.根据权利要求10所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中对锗顶层10进行抛光前进行稀释HF腐蚀，使得nMOSFET层7顶部的二氧化硅层8的厚度减少至50nm，抛光锗顶层10与二氧化硅层8齐平。

12.根据权利要求1所述的硅基高迁移率III-V/Ge沟道的CMOS制备方法，其中nMOSFET结构7包括依次生长的砷化镓缓冲层、Al_0.3Ga_0.7As势垒层、In_0.25Ga_0.75As沟道层、In_0.49Ga_0.51P刻蚀停止层和GaAs掺杂接触层，并且对Al_0.3Ga_0.7As势垒层进行硅的delta掺杂。