[发明专利]绝缘栅双极晶体管及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种绝缘栅双极晶体管及其制作方法。

背景技术

IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极晶体管）是由MOS（metal-oxide-semiconductor，绝缘栅型场效应管）和位于MOS沟道下方的BJT（Bipolar Junction Transistor，双极型三极管）组成的复合全控型电压驱动式功率半导体器件。其具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛应用于高电压、高电流、大功率和中高频率的场合。

然而，由于IGBT衬底的PN结空穴注入机制的引入，IGBT也具有两个问题：

一、器件内部出现寄生晶闸管结构，一定条件下器件容易产生闩锁效应而失去控制能力，减小了安全工作区，引起器件的失效；因此，IGBT衬底中PN结的设计与制备对器件性能和可靠性能具有非常重要的影响。

二、由于电导调制使N漂移区中存储了大量电子空穴对，关断时大量过剩载流子需要一定时间才能完全抽取和复合，这会使得器件出现较长的电流拖尾，导致器件开关损耗增加，工作频率比VDMOS减小了很多，限制了其在高频领域的应用。

为了降低器件的开关损耗和提高闩锁电流，许多学者做了大量工作提出了很多新型结构，如集电极短路结构（Collector-Short，CS）、透明集电极结构（Transparent-Collector，TC）、场阻结构（Field Stop，FS）等。

其中，CS-IGBT是在传统IGBT衬底集电极上引入N+短路区，所述N+短路区在关断期间为漂移区过剩载流子的抽走提供了一条有效的通路，使得关断时间大大缩短。

TC-IGBT是把空穴注入效率降低到0.5以下，使总电流中电子电流起主要作用，在关断时，N区存储的过剩电子能透过集电区迅速流出，可实现快速关断。

FS-IGBT是在耐压层与集电区之间加入一个比N区宽度小而掺杂浓度更高的N+型缓冲层，可使得电场强度在该层中迅速减小到零而达到电场中止，从而可以以较薄的耐压层实现较大的击穿电压，使通态电阻降低和关断损耗减小。

这些措施都在不同程度上优化了器件导通压降与关断损耗之间的矛盾关系，有效地提高了器件的性能。

发明内容

基于此，有必要针对器件导通压降与关断损耗之间的矛盾关系，提供一种新的解决办法。

为此，本发明的技术方案中提供了一种绝缘栅双极晶体管，所述绝缘栅双极晶体管形成在半导体衬底上，包括位于半导体衬底表面的MOS结构和位于半导体衬底底部的PN结，其特征在于，还包括：若干位于所述半导体衬底底部的槽型结构，所述槽型结构贯穿所述半导体衬底底部的PN结的P区和N区，并将所述PN结分为多个区域；其中，所述槽型结构包括位于所述半导体衬底底部的金属块和位于所述金属块和半导体衬底之间的氧化层，所述金属块中的金属的功函数小于所述半导体衬底材料的功函数。

可选的，所述槽型结构均为大小相同、形状相同的条形或者方形结构，在每个绝缘栅双极晶体管中，所述槽型结构为完整的条形或者方形结构。

可选的，所述槽型结构的宽度为1.0μm～4.0μm。

可选的，所述槽型结构的深度为3μm～7μm。

可选的，所述金属块中的金属为Al。

另外，本发明的技术方案中还提供了一种如上所述的绝缘栅双极晶体管的制造方法，包括：

在半导体衬底表面形成MOS结构；

在所述半导体衬底的背面进行掺杂形成PN结；

利用刻蚀工艺在所述半导体衬底的背面刻蚀若干沟槽，所述沟槽贯穿所述PN结的P区和N区，并将所述PN结分为多个区域；

在所述沟槽的内壁形成氧化层；

利用沉积工艺在所述沟槽内壁的氧化层上形成金属至填满所述沟槽，所述金属的功函数小于半导体衬底材料的功函数。

可选的，所述沟槽均为大小相同、形状相同的条形或者方形结构，在每个MOS结构所对应的所述半导体衬底的背面刻蚀至少一个完整的条形或者方形结构的沟槽。

可选的，所述沟槽的宽度为1.0μm～4.0μm。

可选的，所述沟槽的深度为3μm～7μm。

可选的，所述金属为Al。