[发明专利]静电防护元件及其制造方法

说明书

技术领域

本发明涉及一种静电防护元件及其制造方法，特别是指一种降低触发电压的静电防护元件及其制造方法。

背景技术

图1A显示一种典型的静电防护元件100与被保护电路/元件1的电路示意图。如图1A所示，静电防护元件100与被保护电路/元件1并联于接触垫2与接地电位或电源供应电位之间。当静电防护元件100与被保护电路/元件1耦接的其中一端接触到静电(如图1A中闪电符号所示意)，静电防护元件100被触发，而将静电中的高电压与高电流释放，以避免静电破坏被保护电路/元件1。

举例而言，静电防护元件100如图1B显示，利用N型金属氧化半导体(metal oxide semiconductor,MOS)元件作为静电防护元件100。静电防护元件100包含P型基板11、绝缘结构13、N型轻掺杂漏极14、栅极15、源极16、与漏极17。在其中一种应用中，基板11、栅极15与源极16电连接至接地电位，漏极17电连接至接触垫2。于静电发生时，电流I对N型轻掺杂漏极14与P型基板11接面所形成的电容充电。因此，高压电场形成于N型轻掺杂漏极14与P型基板11之间。当静电高电压超过静电防护元件100的崩溃防护电压时，产生崩溃现象；此时静电防护元件100中的寄生双极性晶体管(如图中虚线双极性晶体管符号所示意)的基极电位上升，进而导通此寄生双极性晶体管，而进入自我偏压模式。当静电高电压(也就是漏极电压)V达到触发电压后，电流(也就是漏极17流至基板11的电流)I大幅上升，如图1C所示。

图1C显示静电防护元件100的电压V-电流I的特征曲线。如图所示，当静电高电压V超过触发点后，可以释放静电的高电压与高电流。需注意的是，如图1C所示，静电防护元件100的设计应根据被保护电路/元件1的需要。触发点的触发电压须低于被保护电路/元件1的崩溃防护电压，也就是说，在被保护电路/元件1发生崩溃以前，静电防护元件100需要被触发而释放静电的高电压与高电流，以避免被保护电路/元件1发生崩溃；并且，静电防护元件100的崩溃防护电压(低于触发电压)，须高于电源供应电压，以避免被保护电路/元件1在正常操作时，静电防护元件100发生崩溃现象。

图1D显示图1B中，椭圆虚线所标示的局部示意图。如图所示，当漏极17接触静电的高电压，高电场形成于N型轻掺杂漏极14与P型基板11之间。开始发生崩溃的位置，在接近P型基板11表面的N型轻掺杂漏极14与P型基板11之间，如图中星型符号所示意。当电路的设计需要降低触发电压时，此现有技术所示的静电防护元件100受限于P型基板11其它元件的制程，只能额外增加制程步骤加以调整，且在现有元件的架构下，触发电压所能降低的程度有限。

有鉴于此，本发明即针对上述现有技术的不足，提出一种静电防护元件及其制造方法，在不增加制程步骤的情况下，可降低元件的触发电压，加强元件的保护与应用范围。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种静电防护元件及其制造方法，在不增加制程步骤的情况下，可降低元件的触发电压，加强元件的保护与应用范围。

为达上述目的，就其中一观点言，本发明提供了一种静电防护元件，形成于一半导体基板中，该半导体基板具有一上表面，该静电防护元件包含：一P型井区，形成于该上表面下；一栅极，形成于该上表面上，且部分该P型井区位于该栅极下方；一N型源极，形成于该上表面下的该P型井区中，由俯视图视之，该N型源极位于该栅极一侧之外；一N型漏极，形成于该上表面下的该P型井区中，由俯视图视之，该N型漏极位于该栅极另一侧之外；其中，该栅极将该N型源极与该N型漏极分开，该栅极包括：一介电层，形成于该上表面上，与该上表面连接；一堆叠层，形成于该介电层上，用以作为该栅极电性接点；以及一间隔层，形成于该堆叠层的侧壁外的该上表面上；以及一第一P型轻掺杂漏极，形成于该上表面下的该P型井区中，由俯视图视之，部分该第一P型轻掺杂漏极位于该间隔层下方。