[发明专利]用于测试MIM电容的半导体结构

说明书

技术领域

本发明涉及半导体加工制造领域，更具体地说，涉及一种用于测试MIM电容的半导体结构。

背景技术

MIM（金属-绝缘介质-金属）电容结构是在半导体器件的互连层间形成的电容结构，其可与半导体制造的后道工艺较好兼容。因而被广泛地应用于例如射频集成电路以及半导体存储器等CMOS制程中。

在使用两层光罩定义的MIM电容结构中，其基本结构从上至下依次分布为第一金属层/金属间介质层/MIM电容上极板/MIM绝缘层/MIM电容下级板/金属间介质层/第二金属层，其中上、下极板可通过Via（垂直通孔互连技术）或后端连线引出。

如果制备工艺中可能存在会导致MIM电容击穿或者漏电情况的工艺问题，即需要通过测试确定MIM电容有无漏电区域存在。

如图1所示，现有技术提供一种用于测试MIM电容的半导体结构，包括：第一金属层110，其铺设于该半导体结构表面，包括第一电路区1100和第二电路区1101；第二金属层111，其与第一金属层110上下相对设置，两者之间以一介质层112隔开；一上极板120和一下极板121，上下相对设置于介质层112中，不与第一金属层110、第二金属层111直接接触，上极板120与下极板121之间以一绝缘层122隔开。第一电路区1100与上极板120以一电路连线130（例如通过Via或后端连线）相连，第二电路区1101与下极板121以一电路连线131相连。第一、第二金属层110、111以及绝缘层122即形成为一MIM电容。

一方面，根据传统的MIM电容设计,整个MIM电容基本被绝缘介质包围，即使上、下极板间的绝缘介质有漏电区，但是因为没有形成到衬底的一个漏电通路，无法通过电压衬度检测出，因此很难判定大块MIM电容中漏电区域的相对位置。另一方面，若采用一层一层剥离到MIM电容上极板、再使用电压衬度来观测上极板以确认有无到衬底的漏电通路的方法，对于普通的MIM电容击穿而言，基本可观测到MIM区域异常，但对于漏电程度较小的情况却无能为力。

因此，设计出一种可准确地、无遗漏地检测出MIM电容漏电区域的测试用半导体结构，是本发明需要解决的技术问题。

发明内容

本发明的目的在于提供一种用于测试MIM电容的半导体结构，其能准确地、无遗漏地检测出MIM电容的漏电区域。

为实现上述目的，本发明的技术方案如下：

一种用于测试MIM电容的半导体结构，分为多层，包括：第一金属层，其至少包括第一电路区和第二电路区；第二金属层，其以第一介质层为间隔设置于第一金属层下方，并与第二电路区电连接；上极板，设于第一介质层中临近于第一金属层的位置，上极板与第一电路区电连接；下极板，与上极板上下相对地设于第一介质层中临近于第二金属层的位置，并与上极板以一绝缘层隔开，下极板与第二电路区电连接；其中，半导体结构形成于一P型半导体衬底上，第二金属层与半导体衬底以第一电路通路电连接，以在绝缘层中有漏电区时形成一自上极板到半导体衬底的第二电路通路，第二电路通路包括第一电路通路。

优选地，半导体结构还包括第三金属层，第三金属层与第二金属层以第二介质层间隔开并电连接，第三金属层与半导体衬底以第三介质层间隔开并电连接，以形成第二金属层与半导体衬底之间的第一电路通路。

优选地，第三金属层分别通过垂直通孔互连与第二金属层和半导体衬底电连接。

优选地，上极板包括多个相互间隔设置的极板区，每一极板区分别与第一电路区电连接。

优选地，上极板包括8块极板区，上极板的长度方向均匀分布4个极板区，上极板的宽度方向均匀分布2个极板区，各极板区大小一致、呈矩形。

本发明提供的用于测试MIM电容的半导体结构，在MIM电容的绝缘层中有漏电区，形成了一个从电容上极板至半导体衬底的电路通路，即使在漏电程度较小的情况，也可通过电压衬度准确地、无遗漏地检测出MIM电容是否存在漏电区域；制备简单、成本低；尤其适合对大面积MIM电容的漏电区域进行快速定位，极大地提高了失效分析的效率和对MIM电容工艺缺陷的分析速度。

附图说明

图1示出现有技术中一用于测试MIM电容的半导体结构示意图；

图2示出本发明一实施例提供的用于测试MIM电容的半导体结构示意图；

图3示出本发明该实施例提供的用于测试MIM电容的半导体结构的上、下极板结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。