[发明专利]电熔丝结构

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种电熔丝结构。

背景技术

随着特征尺寸的持续降低，半导体器件越来越容易受到硅基底中杂质或缺陷的影响，单一二极管或MOS晶体管的失效往往会导致整个集成电路芯片的失效。为了解决所述问题，提高成品率，在集成电路芯片中往往会形成一些冗余电路。当制作工艺完成后发现部分器件不能正常工作时，可以通过熔丝结构熔断将失效电路与其他电路模块电学隔离，并利用冗余电路替换原来的失效电路。特别是在存储器的制造过程中，由于存储器单元的数量很多，难免会有部分存储器单元失效，因此往往会额外形成一些冗余的存储器单元，当制作完成后检测发现部分存储器单元失效时，可以利用熔丝结构将冗余的存储器单元替换原来的失效存储器单元，而不需要将对应的存储器报废，提高了出厂成品率。

目前，常用的熔丝结构通常为两种：激光熔丝（laser fuse）结构和电熔丝（electric fuse，简称E-fuse）结构。激光熔丝结构利用激光束切割熔丝，而电熔丝结构利用大电流将熔丝熔断或发生电迁移导致熔丝断路。随着半导体技术的发展，电熔丝结构逐渐取代了激光熔丝结构。

图1是集成电路芯片中现有一种电熔丝结构的结构示意图，如图1所示，电熔丝结构包括：电熔丝3，呈直线状；分别位于电熔丝3两端、且与电熔丝3连接的阳极1和阴极2。

电熔丝结构常常与金属互连线同步形成，在同一集成电路芯片上同时制作电熔丝结构及金属互连线时，电熔丝结构所在区域的电路布局密度小于金属互连线的电路布局密度，为减少电路布局密度不一致性所带来的不良影响，会在电熔丝3的两侧设置伪电熔丝4。

为了使得现有电熔丝结构更容易被熔断，电熔丝3的长度较大，导致电熔丝结构占据集成电路芯片的面积较大，使集成电路芯片中金属互连线的布局设计受到诸多限制。为此，业界迫切需要一种占芯片面积较小的电熔丝结构。

发明内容

本发明要解决的问题是：现有电熔丝结构占据集成电路芯片的面积较大。

为解决上述问题，本发明提供了一种电熔丝结构，包括：

电熔丝，所述电熔丝包括至少三段首尾相连的子熔丝，首尾相连的两段子熔丝之间的夹角大于0度小于180度；

分别位于所述电熔丝两端、并与电熔丝连接的阳极和阴极。

可选的，首尾相连的两段子熔丝之间的夹角为90度。

可选的，和所述阳极连接的子熔丝与阳极之间的夹角为90度。

可选的，和所述阴极连接的子熔丝与阴极之间的夹角为90度。

可选的，所述阳极具有面向阴极的第一正面，所述阴极具有面向阳极的第二正面；

所述阳极的第一正面、阴极的第二正面分别与电熔丝连接。

可选的，所述第一正面与第二正面平行，所述第一正面与第二正面的正对面积等于，第一正面的面积和第二正面的面积中的最小值。

可选的，所述第一正面与第二正面平行，所述第一正面与第二正面的正对面积小于第一正面的面积及第二正面的面积。

可选的，所述阳极具有与第一正面相连的第一侧面，所述阴极具有与第二正面相连的第二侧面；

所述阳极的第一侧面、阴极的第二侧面分别与电熔丝连接，且与所述阳极连接的子熔丝和与所述阴极连接的子熔丝具有正对面积。

可选的，至少有两段子熔丝具有正对面积。

可选的，所述阳极、阴极及电熔丝的材料为金属。

可选的，所述金属为铜或铝。

与现有技术相比，本发明的技术方案具有以下优点：

本技术方案所提供电熔丝结构的电熔丝包括至少三段首尾相连的子熔丝，且首尾相连的两段子熔丝之间的夹角大于0度小于180度，在保证电熔丝具有较大长度，以使电熔丝结构更易被熔断的前提下可以减小阳极与阴极之间的距离，因而减小了电熔丝结构占据集成电路芯片的面积。在集成电路芯片上同步形成电熔丝结构及金属互连线时，使集成电路芯片中金属互连线的布局设计有更多选择。

进一步地，当电熔丝结构的电熔丝中至少有两段子熔丝具有一定正对面积时，使得无需在电熔丝两侧设置伪电熔丝的情况下，就可以达到电熔丝结构所在区域的电路布局密度与金属互连线的电路布局密度保持一致的目的，从而进一步减小了电熔丝结构占据集成电路芯片的面积。

附图说明

图1是集成电路芯片中现有一种电熔丝结构的结构示意图；

图2是本发明的第一实施例中电熔丝结构的结构示意图；

图3是本发明的第二实施例中电熔丝结构的结构示意图；