[发明专利]输出缓冲器及半导体装置

权利要求书

1.一种输出缓冲器，响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号，所述输出缓冲器，其特征在于，具有：

第一MOS晶体管，在源极端子施加所述电源电压，对栅极端子供给所述输入信号；

第二MOS晶体管，漏极端子与所述输出线连接，在源极端子连接有所述第一MOS晶体管的漏极端子；以及

偏置生成电路，生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子。

2.根据权利要求1所述的输出缓冲器，其特征在于，

在所述偏置生成电路中，在所述电源电压是允许范围的下限电压值的情况下，与是上限电压值的情况相比，生成电压值低所述允许范围的电压宽度的量的偏置电压。

3.根据权利要求1或2所述的输出缓冲器，其特征在于，所述偏置生成电路包括：

分压单元，对所述电源电压进行分压而生成各自不同的多个候补电压；

选择器，从所述多个候补电压之中选择由选择信号示出的一个候补电压，将其作为基准电压送出；

基准电压调整单元，使所述基准电压的电压值下降规定值；以及

放大单元，生成对由所述基准电压调整单元实施了调整的基准电压进行放大的电压作为所述偏置电压。

4.根据权利要求1～3的任一项所述的输出缓冲器，其特征在于，还包括：

第三MOS晶体管，漏极端子与所述输出线连接；

第四MOS晶体管，在源极端子施加接地电压，漏极端子与所述第三MOS晶体管的源极端子连接，对栅极端子供给所述输入信号；以及

固定偏置生成电路，基于所述电源电压生成将所述第三MOS晶体管设定为导通状态的固定电压值的偏置电压，将其供给给所述第三MOS晶体管的栅极端子。

5.一种半导体装置，形成有响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器，所述半导体装置的特征在于，所述输出缓冲器具有：

第一MOS晶体管，在源极端子施加所述电源电压，对栅极端子供给所述输入信号；

第二MOS晶体管，漏极端子与所述输出线连接，在源极端子连接有所述第一MOS晶体管的漏极端子；以及

偏置生成电路，生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子。

6.根据权利要求5所述的半导体装置，其特征在于，

在所述偏置生成电路中，在所述电源电压是允许范围的下限电压值的情况下，与是上限电压值的情况相比，生成电压值低所述允许范围的电压宽度的量的偏置电压。

7.根据权利要求5或6所述的半导体装置，其特征在于，所述偏置生成电路包括：

分压单元，对所述电源电压进行分压而生成各自不同的多个候补电压；

选择器，从所述多个候补电压之中选择由选择信号示出的一个候补电压，将其作为基准电压送出；

基准电压调整单元，使所述基准电压的电压值下降规定值；以及

放大单元，生成对由所述基准电压调整单元实施了调整的基准电压进行放大的电压作为所述偏置电压。

8.根据权利要求5～7的任一项所述的半导体装置，其特征在于，所述输出缓冲器还包括：

第三MOS晶体管，漏极端子与所述输出线连接；

第四MOS晶体管，在源极端子施加接地电压，漏极端子与所述第三MOS晶体管的源极端子连接，对栅极端子供给所述输入信号；以及

固定偏置生成电路，基于所述电源电压生成将所述第三MOS晶体管设定为导通状态的固定电压值的偏置电压，将其供给给所述第三MOS晶体管的栅极端子。