[发明专利]输出缓冲器及半导体装置

说明书

技术领域

本发明涉及由互补型的MOS（Metal Oxide Semiconductor：金属氧化物半导体）构成的输出缓冲器及形成有这样的输出缓冲器的半导体装置。

背景技术

作为这样的输出缓冲器，提出了为了使输出电压的过冲（overshoot）及下冲（undershoot）缓和而分别在根据输入信号互补性地成为导通（ON）截止（OFF）状态的p通道MOS型的晶体管及n通道MOS型的晶体管与输出端子之间设置有电压缓和用的MOS晶体管的输出缓冲器（例如，参照专利文献1的图1（a））。在该输出缓冲器中，通过在上述的电压缓和用的每个晶体管的栅极端子施加固定的偏置电压V_B，从而使其分别作为电阻元件进行动作。由此，可抑制流入到输出端子的输出电流的急剧的变动，与此相伴地，可减轻输出电压的过冲及下冲。

此外，当前，作为驱动这样的输出缓冲器的电源电压，允许3.0伏～3.6伏的电压范围的输出缓冲器正在被产品化。

此时，在上述的输出缓冲器中，在使用3.6伏作为电源电压的情况下，电压缓和用的晶体管的栅极－源极间电压变为（3.6-V_B）伏，送出与该（3.6-V_B）伏的平方成比例的输出电流。

另一方面，在使用3.0伏作为电源电压的情况下，电压缓和用的晶体管的栅极－源极间电压变为（3.0-V_B）伏，送出与该（3.0-V_B）伏的平方成比例的输出电流。

因此，与电源电压为3.6伏的情况相比，在电源电压是3.0伏的情况下，输出电流显著变低。从而，在连接于输出缓冲器的负载大的情况下，会产生在输出信号波形产生失真的问题。

现有技术文献

专利文献

专利文献1：特开平07－66715号公报。

发明内容

发明要解决的课题

本发明是为了解决这样的问题而完成的，其目的在于，提供一种能使过冲及下冲减低，并且即使所使用的电源电压是允许范围的下限电压值也能生成不会产生波形失真的输出信号的输出缓冲器及半导体装置。

用于解决课题的方案

本发明的输出缓冲器是响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器，具有：在源极端子施加所述电源电压并对栅极端子供给所述输入信号的第一MOS晶体管；漏极端子与所述输出线连接并在源极端子连接有所述第一MOS晶体管的漏极端子的第二MOS晶体管；以及生成一边根据所述电源电压而变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极－源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子的偏置生成电路。

此外，本发明的半导体装置是形成有响应于输入信号而经由输出线送出具有与电源电压对应的电压值的输出信号的输出缓冲器的半导体装置，所述输出缓冲器具有：在源极端子施加所述电源电压并对栅极端子供给所述输入信号的第一MOS晶体管；漏极端子与所述输出线连接并在源极端子连接有所述第一MOS晶体管的漏极端子的第二MOS晶体管；以及生成一边根据所述电源电压进行变化一边将所述第二MOS晶体管设为导通状态而且具有使所述第二MOS晶体管的栅极-源极间电压为固定的电压值的偏置电压，并将其供给给所述第二MOS晶体管的栅极端子的偏置生成电路。

发明效果

本发明的输出缓冲器在设置于根据输入信号送出与电源电压对应的电压值的第一MOS晶体管1与输出线之间的电压缓和用的第二MOS晶体管2的栅极端子施加将该第二MOS晶体管设定为导通状态而且跟踪电源电压使第二MOS晶体管的栅极－源极间电压为固定的电源对应偏置电压。从而，通过设置电压缓和用的晶体管，可减低在输出信号产生的下冲及过冲。进而，即使电源电压为其电压允许范围内的任意的电压值，电压缓和用的第二MOS晶体管的栅极－源极间电压也为固定。

因此，根据本发明的输出缓冲器，因为能与电源电压的电压值无关地送出固定的输出电流，所以即使所使用的电源电压是其电压允许范围内的下限电压值，也能送出不会产生波形失真的高品质的输出信号。

附图说明

图1是示出本发明的输出缓冲器100的电路图。

图2是示出电源对应偏置生成电路52的内部结构的电路图。

图3是示出在电源对应偏置生成电路52生成的电源对应偏置电压B_VA的对电源电压推移特性的特性图。

具体实施方式