[发明专利]一种高密度混合叠层封装结构及其制作方法

权利要求书

1.一种高密度混合叠层封装结构，其特征在于，包括：

封装基板载体，

依次顺序堆叠在所述封装基板载体上的底层芯片、芯片插入层基板以及倒装芯片，

以及堆叠在所述倒装芯片上的至少一层顶层芯片；

其中所述芯片插入层基板表面通过薄膜布线与所述顶层芯片电连接。

2.如权利要求1所述的高密度混合叠层封装结构，其特征在于，所述倒装芯片与芯片插入层基板通过焊料连接。

3.如权利要求1所述的高密度混合叠层封装结构，其特征在于，所述芯片插入层基板与所述底层芯片电连接，所述电连接的方式包括通孔方式、引线键合。

4.如权利要求1所述的高密度混合叠层封装结构，其特征在于，所述封装基板载体上部结构塑封在塑封填料中。

5.一种高密度混合叠层封装结构的制作方法，其特征在于，包括以下步骤：

在一衬底表面进行多层膜工艺制成金属导电层、绝缘介质层与电极焊区；

对经多层膜工艺处理后的所述衬底进行打孔和切割处理，在衬底表面形成多个凹槽结构；

对形成凹槽结构的所述衬底表面进行绝缘胶的点胶，将无源器件贴放到所述凹槽结构内，然后对该衬底依次进行烘烤、清洗操作，清洗结束后对无源器件与芯片插入层基板进行引线互连形成芯片插入层基板；

将倒装芯片贴装在所述芯片插入层基板上并对所述倒装芯片回流焊接处理，对所述倒装芯片的底部填入填充胶，对填充胶进行固化处理，完成固化处理后对该结构进行清洗完成倒装芯片的堆叠；

在所述倒装芯片上进行绝缘胶的点胶，将顶部芯片贴装在倒装芯片上，然后对该倒装芯片依次进行烘烤、清洗操作，对顶部芯片与芯片插入层基板进行引线互连处理，所述芯片插入层基板以及其上的堆叠结构形成一独立叠层结构；

在封装基板上进行绝缘胶的点胶，将底层芯片贴装在所述封装基板上，再对该组合结构依次进行烘烤、清洗操作，然后对所述底层芯片与封装基板进行引线互连处理形成底层独立结构；

在底层独立结构上进行绝缘胶的点胶，将独立叠层结构贴装在所述底层独立结构上，再对该组合结构进行烘烤、清洗操作，最后对该底层独立结构与独立叠层结构进行引线互连形成高密度混合叠层封装结构。

6.如权利要求5所述的制作方法，其特征在于，在所述顶部芯片堆叠到所述顶部芯片之后，继续在所述顶部芯片上依次堆叠多个顶部芯片，所述各顶部芯片设置有SiC隔片，所述在顶部芯片上堆叠另一顶部芯片的过程为：

    在所述下端的顶部芯片上进行绝缘胶的点胶，将需要堆叠的顶部芯片贴装在下端的顶部芯片上，然后对该贴装顶部芯片结构依次进行烘烤、清洗操作，对所述需堆叠的顶部芯片与芯片插入层基板进行引线互连处理形成底层独立结构。

7.    如权利要求5或6所述的制作方法，其特征在于，所述衬底为SiC材质，所述衬底的厚度为120um。

8.    如权利要求5或6所述的制作方法，其特征在于，所述金属导电层与电极焊区为铜金属层，所述绝缘介质层采用的材质包括BCB、PI。

9.    如权利要求5或6所述的制作方法，其特征在于，采用紫外激光对所述经多层膜工艺处理后的衬底进行打孔和切割处理。

10.    如权利要求5或6所述的制作方法，其特征在于，底部填充胶的固化采用热风+红外加热的方式，温升斜率控制在10℃ /min-20℃/min，固化保持时间控制在30min-60min。

11.    如权利要求5或6所述的制作方法，其特征在于，所述烘烤、清洗操作具体为：

    在180℃的温度下烘烤1小时，所用烘烤设备和普通单芯片BGA封装所用设备相同，然后使用清洗设备及工艺进行等离子清洗。

12.如权利要求5或6所述的制作方法，其特征在于，还包括以下步骤：

    对所述高密度混合叠层封装结构进行塑封及后固化，塑封时的温度范围为170℃-180℃，注塑压力范围为35kgf/cm²-45kgf/cm²，合膜压力范围为100 kgf/cm²-130kgf/cm²。

13.如权利要求5或6所述的制作方法，其特征在于，还包括以下步骤：  

    对所述独立叠层结构与底层独立结构进行目检和通断测试以满足互连无短路和开路的要求。