[发明专利]SRAM失配晶体管检测方法有效
申请号: | 201310317737.1 | 申请日: | 2013-07-25 |
公开(公告)号: | CN103337259A | 公开(公告)日: | 2013-10-02 |
发明(设计)人: | 蔡恩静;李强;魏文 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | G11C29/08 | 分类号: | G11C29/08 |
代理公司: | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人: | 吴世华;林彦之 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sram 失配 晶体管 检测 方法 | ||
1.一种SRAM存储单元失配晶体管检测方法,所述SRAM存储单元包括8个CMOS晶体管,分别为第一、第二P型晶体管(PU1、PU2)、第一、第二N型晶体管(PD1、PD2),第一、第二传递晶体管(PG1、PG2)以及第一、第二量测晶体管(PM1、PM2),所述第一、第二P型晶体管(PU1、PU2)、第一、第二N型晶体管(PD1、PD2)构成一双稳态电路用于锁存一位数字信息,其中,所述第一、第二传递晶体管(PG1、PG2)的栅极共同连接第一字线(WLA),源极分别连接所述双稳态电路的第一、第二输出端,漏极分别连接第一、第二位线(BL、),用于将所述双稳态电路与外围电路进行连接或断开以供存储或访问所述数字信息;所述第一、第二量测晶体管(PM1、PM2)的栅极共同连接第二字线(WLB),源极分别连接所述双稳态电路的第一、第二输出端,漏极分别用于提供第一、第二量测端(BLM),所述检测方法包括如下步骤:
a)、使能第二字线WLB,禁能第一字线WLA;
b)、判断所述数字信息为0或1,若为0,则选择执行步骤c1),若为1,则选择执行步骤c2);
c1)、在所述第一量测端()量测所述第一N型晶体管(PD1)电压电流曲线,在所述第二量测端(BLM)量测所述第二P型晶体管(PU2)电压电流曲线,进至步骤d);
c2)、在所述第一量测端()量测第一P型晶体管(PU1)电压电流曲线,在所述第二量测端(BLM)量测第二N型晶体管(PD2)电压电流曲线,进至步骤d);
d)、根据所述步骤c1)或步骤c2)得到的电压电流曲线确定引起失配的晶体管。
2.如权利要求1所述的检测方法,其特征在于,所述第一、第二量测晶体管(PM1、PM2)的沟道长度为28nm、40nm或55nm。
3.如权利要求2所述的检测方法,其特征在于,所述第一、第二量测晶体管(PM1、PM2)的沟道宽度与所述第一、第二传递晶体管(PG1、PG2)的沟道宽度相同。
4.如权利要求3所述的检测方法,其特征在于,所述第一、第二量测晶体管(PM1、PM2)、以及所述第一、第二传递晶体管(PG1、PG2)为规格统一的N型晶体管。
5.如权利要求1至4中任一项所述的检测方法,其特征在于,所述步骤c1)具体包括:
在所述第一量测端()施加一由0增加至VDD的电压,量测所述第一量测端()的电流,以形成所述第一N型晶体管(PD1)的电压电流曲线;以及,在所述第二量测端(BLM)施加一由VDD减小至0的电压,量测所述第二量测端(BLM)的电流,以形成所述第二P型晶体管(PU2)的电压电流曲线。
6.如权利要求1至4中任一项所述的检测方法,其特征在于,所述步骤c2)具体包括:
在所述第一量测端()施加一由VDD减小至0的电压,量测所述第一量测端()的电流,以形成所述第一P型晶体管(PU1)的电压电流曲线;以及,在所述第二量测端(BLM)施加一由0增加至VDD的电压,量测所述第二量测端(BLM)的电流,以形成所述第二N型晶体管(PD2)的电压电流曲线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310317737.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于烹调工具的加热面板及其应用的煎盘
- 下一篇:一种双稳态过温保护器