[发明专利]SRAM失配晶体管检测方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地说，涉及一种SRAM失配晶体管检测方法。

背景技术

静态随机存储器（SRAM）具有高速、低功耗等特点，广泛应用于个人通信及消费类电子产品，其核心为存储单元。

现有技术中一种6T（6个晶体管）结构的SRAM存储单元如图1所示，其由6个晶体管M1、M2、M3、M4、M5、M6构成，单元结构具有对称性，其以4个晶体管M1、M2、M3、M4构成双稳态电路，用来锁存一位数字信息。晶体管M5、M6为传递晶体管，在对存储器进行存储操作时，该两个晶体管M5、M6完成将存储单元与外围电路进行连接或断开的作用。对单元的存储通过字线WL使能，字线WL为高点平时，传递晶体管导通，使存储单元的信息（0或1）传递到位线BL，信息的反信息传递到位线BL，外围电路从位线BL、BL读取该信息；写操作时，SRAM单元阵列的外围电路将电压信息传递到BL、BL作为输入，字线WL使能后，信息写入存储单元。

目前的工艺制程中，因存储单元中晶体管之间失配造成的低电压情况下的良率流失成为工艺开发改进的难点，如何快速确定哪个晶体管引起失配已成为影响工艺开发的关键点。目前业界主要采用电性定位方式、使用Nano-prober等工具，对存储信息用的晶体管进行量测，以锁定引起失配的晶体管。该方法费时、费力、代价较高，也不便于大量收集数据。

因此，提供一种高效的SRAM失配晶体管检测方法是本发明需要解决的技术问题。

发明内容

本发明的目的在于提供一种SRAM失配晶体管检测方法。

为实现上述目的，本发明的技术方案如下：

一种SRAM存储单元失配晶体管检测方法，SRAM存储单元包括8个CMOS晶体管，分别为第一、第二P型晶体管(PU1、PU2)、第一、第二N型晶体管(PD1、PD2)，第一、第二传递晶体管(PG1、PG2)以及第一、第二量测晶体管(PM1、PM2)，第一、第二P型晶体管(PU1、PU2)、第一、第二N型晶体管(PD1、PD2)构成一双稳态电路用于锁存一位数字信息，其中，第一、第二传递晶体管(PG1、PG2)的栅极共同连接第一字线(WLA)，源极分别连接双稳态电路的第一、第二输出端，漏极分别连接第一、第二位线(BL、)，用于将双稳态电路与外围电路进行连接或断开以供存储或访问数字信息；第一、第二量测晶体管(PM1、PM2)的栅极共同连接第二字线(WLB)，源极分别连接双稳态电路的第一、第二输出端，漏极分别用于提供第一、第二量测端(BLM)，检测方法包括如下步骤：a)、使能第二字线WLB，禁能第一字线WLA；b)、判断数字信息为0或1，若为0，则选择执行步骤c1)，若为1，则选择执行步骤c2)；c1)、在第一量测端量测第一N型晶体管(PD1)电压电流曲线，在第二量测端(BLM)量测第二P型晶体管(PU2)电压电流曲线，进至步骤d)；c2)、在第一量测端量测第一P型晶体管(PU1)电压电流曲线，在第二量测端(BLM)量测第二N型晶体管(PD2)电压电流曲线，进至步骤d)；d)、根据步骤c1)或步骤c2)得到的电压电流曲线确定失配晶体管。

优选地，第一、第二量测晶体管(PM1、PM2)的沟道长度为28nm、40nm或55nm。

优选地，第一、第二量测晶体管(PM1、PM2)的沟道宽度与第一、第二传递晶体管(PG1、PG2)的沟道宽度相同。

优选地，第一、第二量测晶体管(PM1、PM2)、以及第一、第二传递晶体管(PG1、PG2)为规格统一的N型晶体管。

优选地，步骤c1)具体包括：在第一量测端施加一由0增加至VDD的电压，量测第一量测端的电流，以形成第一N型晶体管(PD1)的电压电流曲线；以及，在第二量测端(BLM)施加一由VDD减小至0的电压，量测第二量测端(BLM)的电流，以形成第二P型晶体管(PU2)的电压电流曲线。

优选地，步骤c2)具体包括：在第一量测端施加一由VDD减小至0的电压，量测第一量测端的电流，以形成第一P型晶体管(PU1)的电压电流曲线；以及，在第二量测端(BLM)施加一由0增加至VDD的电压，量测第二量测端(BLM)的电流，以形成第二N型晶体管(PD2)的电压电流曲线。

本发明提供的SRAM存储单元失配晶体管检测方法，可快速、方便地确定SRAM存储单元中引起失配的晶体管，便于大量地统计分析SRAM存储单元良率流失的问题。

附图说明

图1示出现有技术中一SRAM存储单元结构示意图；