[发明专利]打线结构的制法

说明书

技术领域

本发明涉及一种半导体制程，特别是关于一种打线结构的制法。

背景技术

于现有的半导体封装技术中，藉由打线技术（即透过金线或铜线等）将焊线由芯片电性连接至如导线架或封装基板的承载件，该承载件再藉由如焊球的导电组件电性连接至如电路板的外部装置。

现有打线技术(wire bonding)可藉由超音速振动状态，由钢嘴形成最初球体在半导体装置或承载件上，以进行球端加压(1st ball bond)作业，使焊垫表面与球端相互固接，再由该球体延伸线体至另一半导体装置或承载件的焊垫表面上，以进行另一加压(2nd bond)作业，最后再以钢嘴将多余的焊线剪断。

如图1A所示，其为打线结构1的剖面示意图，于进行打线制程的球端加压作业时，先利用超音速振动装置（图略）并配合磨擦(scrubbing)作业形成一焊线12的球端12a于一基板10的焊垫11上，待加压该球端12a以使该球端12a固接于该焊垫11上后，再拉伸该焊线12。

于进行磨擦作业时，于形成线料（即该球端12a）时能同时去除生产该基板10过程中所产生的微粒及有机薄膜，而现有技术所采用的磨擦方式利用该超音速振动装置以纵向（即Y方向）与横向（即X方向）的移动路径将线料形成在该焊垫11的表面上，以形成该球端12a，如图1B所示。

现有磨擦方式虽可去除生产过程中所产生的微粒及有机薄膜，但由于现有的焊垫11的面积较大（如焊垫11的宽度d为40微米(um)以上），所以采用上述的方式磨擦形成该球端12a并不会有太大问题。

然而，现今的半导体装置的制程不断的朝向体积化更高的制程演进，因此，线路亦朝细线路、细间距的方向做设计，致使该焊垫11的宽度d随之缩小。当该焊垫11的宽度d缩小至40微米(um)以下时，该焊线12的球端12a的体积亦需缩小，使得该球端12a接合于焊垫11的面积因而减小，而在此情况下，若采用现有磨擦方式形成该球端12a，将容易造成该球端12a由该焊垫11上脱落的掉球问题。

此外，形成该焊线12的线材（如铜、金）较硬，若打线至极薄的基板（如芯片）上，由于极薄的基板是非常脆弱，所以以现有磨擦方式形成该球端12a，容易造成该焊垫11碎裂。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的缺失，本发明的主要目的在于提供一种打线结构的制法，能避免较小尺寸的球端由该焊垫上脱落的问题发生。

本发明的打线结构的制法，包括：提供一具有多个焊垫的基板；以及于至少一该焊垫的表面上以磨擦方式形成焊线的球端，且磨擦方式的进行依环绕该焊垫的表面周缘的路径为之

前述的制法中，该焊垫的宽度小于40微米。

前述的制法中，该磨擦方式的路径为顺时钟方向或逆时钟方向。

前述的制法中，该磨擦方式的路径先由该焊垫的表面中心向该焊垫的表面周缘移动，再环绕该焊垫的表面周缘。

前述的制法中，形成该焊线的材质为铜、银或金。

前述的制法中，还包括于形成该球端后，压固该球端于该焊垫上。

另外，前述的制法中，还包括于形成该球端后，由该球端延伸形成焊线的线体。

由上可知，本发明的打线结构的制法中，通过于该焊垫的表面上环绕该焊垫表面周缘磨擦形成该球端，不仅可有效去除生产过程中所产生的微粒及有机薄膜，且能增加焊接强度以避免该球端由该焊垫上脱落的问题。

此外，藉由本发明的磨擦方式的路径，若将较硬的线材打线至极薄的基板上，可避免该球端造成该焊垫碎裂的问题。

附图说明

图1A为打线结构的剖面示意图；

图1B为现有磨擦作业的磨擦路径的平面上视示意图；

图2A至图2B为本发明打线结构的制法的剖面示意图；以及

图3A、图3A’、图3B及图3B’为本发明磨擦方式的磨擦路径的平面上视示意图。

符号说明

1,2打线结构

10,20基板

11,21焊垫

12,22焊线

12a,22a球端

22b线体

d,w宽度

L1,L2,L3,L4,S1,S1’,S2,S2’路径

X,Y方向。

具体实施方式

以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。