[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有横向延伸的接地层的半导体封装件及其制造方法。

背景技术

受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体元件的特性也出现问题。特别是指，较高的工作时脉（clock speed）在信号电平（signal level）之间导致更频繁的转态（transition），因而导致在高频下或短波下的较高强度的电磁放射（electromagnetic emission）。电磁放射可以从半导体元件及邻近的半导体元件开始辐射。假如邻近的半导体元件的电磁放射的强度较高，此电磁放射负面地影响半导体元件的运作。若整个电子系统内具有高密度分布的半导体元件，则半导体元件之间的电磁干扰更显严重。

因此，如何降低电磁干扰本技术领域业界努力的重点之一。

发明内容

本发明有关于一种半导体封装件及其制造方法，可降低电磁干扰对半导体封装件的负面影响。

根据本发明一实施例，提出一种半导体封装件。半导体封装件包括一基板、一接地层、一芯片、一封装体及一屏蔽层。基板具有一外侧面及一底面。接地层内埋基板且横向地延伸并从基板的外侧面露出。芯片设于基板上。封装体包覆芯片且具有一外侧面。屏蔽层覆盖封装体的外侧面、基板的外侧面及露出的接地层，其中屏蔽层的底面与基板的底面相间隔。

根据本发明另一实施例，提出一种半导体封装件。半导体封装件包括一基板、一接地层、一接地走线、一芯片、一封装体及一屏蔽层。基板具有一外侧面。接地层形成于基板，接地层横向地延伸且与基板的外侧面相间隔。接地走线形成于基板且从接地层延伸至基板的外侧面而露出于基板的外侧面，其中接地走线的宽度小于接地层的宽度。芯片设于基板上。封装体包覆芯片且具有一外侧面。屏蔽层覆盖封装体的外侧面、基板的外侧面及露出的接地走线。

根据本发明另一实施例，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板，基板具有一底面且内埋有一横向延伸的接地层；设置一芯片于基板上；形成一封装体包覆芯片；形成一第一切割道经过封装体、基板的一部分及接地层，使封装体及基板各形成一外侧面，其中接地层从基板的外侧面露出；形成一屏蔽层覆盖封装体的外侧面、基板的外侧面及露出的接地层；以及，形成一第二切割道经过基板的其余部分，以切断基板并于屏蔽层形成一底面，其中屏蔽层的底面与基板的底面相间隔。

为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：

附图说明

图1A绘示依照本发明一实施例的半导体封装件的剖视图。

图1B绘示图1A的俯视图。

图2绘示依照本发明另一实施例的半导体封装件的俯视图。

图3A绘示依照本发明另一实施例的半导体封装件的剖视图。

图3B绘示图3A的俯视图。

图4A绘示依照本发明另一实施例的半导体封装件的剖视图。

图4B绘示图4A的仰视图。

图5，其绘示依照本发明另一实施例的半导体封装件的仰视图。

图6A至6F绘示图1A的半导体封装件的制造过程图。

图7至15绘示本发明上述实施例的半导体封装件的测试结果图。

主要元件符号说明：

100、200、300、400、500：半导体封装件

110：基板

110s1：第一外侧面

110s2：第二外侧面

110b：底面

110u、130u：上表面

120：芯片

125：焊线

130：封装体

130s、160s：外侧面

140：屏蔽层

140b：底面

150：电性接点

151：接地接点

160：接地层

270：接地走线

380：导通孔

W1、W2：宽度

具体实施方式

请参照图1A，其绘示依照本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、芯片120、至少一焊线125、封装体130、屏蔽层140、至少一电性接点150及至少一接地层160。