[发明专利]存储控制器及其电力节约方法

说明书

其它申请的交叉引用

本申请要求2012年6月5日提交的、标题为“BOUNDING THE BIT-ERRORS AND EARLY DECODER TERMINATION FOR CHARGE-CONSTRAINED OR CHARGE-KNOWN DATA-SEQUENCES IN NAND FLASH STORAGE DEVICES”的美国临时专利申请No.61/655,817(代理人案卷号LINKP123+)的优先权，其出于所有目的在这里通过引用被并入。

技术领域

本发明涉及固态存储器中的电力节约技术。

背景技术

固态存储器，诸如NAND闪存，经常用于移动设备。在移动系统中，节省电力是重要的，因为电池提供受限或有限量的电力。能够节省电力的新的固态存储控制器将是想要的。

发明内容

根据本发明的第一方面，一种系统，其包括：I/O接口，其被配置为获得读回比特序列；以及解码失败预测器，其被配置为：获得电荷约束信息；至少部分地基于读回比特序列和电荷约束信息，来确定与读回比特序列相关联的若干比特误差的下边界；比较下边界和与误差校正解码器相关联的误差校正能力阈值；并且如果下边界大于或等于误差校正能力阈值，则：预测误差校正解码失败；并且响应于预测来配置组件以节约电力。

根据本发明的第二方面，一种方法，其包括：获得读回比特序列；获得电荷约束信息；使用处理器以至少部分地基于读回比特序列和电荷约束信息来确定与读回比特序列相关联的若干比特误差的下边界；使用处理器来比较下边界和与误差校正解码器相关联的误差校正能力阈值；以及如果下边界大于或等于误差校正能力阈值，则：预测误差校正解码失败；并且响应于预测来配置组件以节约电力。

附图说明

本发明的各种实施例在下面的详细描述和附图中公开。

图1为示出了由固态存储器中的一组单元所存储的电压电平的实施例的图。

图2为图示了用于响应于误差校正解码失败预测来配置组件以节约电力的过程的实施例的流程图。

图3为图示了用于确定下边界的过程的实施例的流程图。

图4为示出了当存在已知电荷约束时下边界图形的实施例的图。

图5为示出了当存在有界电荷约束时下边界图形的实施例的图。

图6为示出了应用RDS约束代码的写入比特序列的实施例的图。

图7为示出了当存在有界RDS电荷约束时下边界图形的实施例的图。

图8为示出了当存在已知RDS电荷约束时下边界图形的实施例的图。

图9为示出了存储控制器的实施例的图，所述存储控制器使用下边界以预测误差校正解码失败，并相应地配置组件以便节约电力。

具体实施方式

本发明可以以多种方式实现，包括作为过程、装置、系统、物质成分、嵌入在计算机可读存储介质上的计算机程序产品、和/或处理器，诸如配置为执行存储在耦合到处理器的存储器上和/或由其提供的指令的处理器。在本说明书中，这些实现或本发明可采用的任何其它形式可称为技术。总的来说，所公开的过程的步骤的顺序可在本发明的范围内被更改。除非另外声明，被描述为配置为执行任务的诸如处理器或存储器之类的组件可实现为暂时配置为在给定时刻执行任务的通用组件，或被制造来执行该任务的专门的组件。如在这里所使用，术语“处理器”指的是配置为处理诸如计算机程序指令之类的数据的一个或多个设备、电路，和/或处理核。

在下面提供本发明的一个或多个实施例的详细描述以及图示了本发明原理的附图来。虽然本发明连同这样的实施例被描述，但本发明不限于任何实施例。本发明的范围仅由权利要求来限定，且本发明包括多种可替换方案、修改和等同物。多种具体的细节在下面的描述中被陈述，以便提供对本发明的透彻理解。出于例子的目的而提供这些细节，并且本发明可根据权利要求来实践，而没有这些具体细节中的一些或全部。出于清楚的目的，与本发明相关的技术领域中已知的技术资料未被详细描述，使得本发明不会不必要地模糊不清。

图1为示出由固态存储器中的一组单元所存储的电压电平的实施例的示图。在所示出的例子中，有8个单元：C1至C8。单元存储的电压以升序示出在图100中。组102(包括单元C3至C4和C6至C7)被写入1。如此，无论读回什么值，那些单元实际存储1。组104(包括单元C1至C2、C5和C8)被写入0，并且因而无论实际上读回什么值，其真正存储0。图150示出写入到单元C1至C8的写入的比特序列(即，［0 0 1 1 0 1 1 0］)。