[发明专利]插值器及插值方法

权利要求书

1.一种插值器，包括多个插值单元，每个插值单元包括：

一第一驱动单元，包括：

一第一上拉电路，用于根据一第一输入信号，选择性耦接一输出端至一高电压，其中所述输出端用于输出所述插值器的一插值信号；

一第一下拉电路，用于根据所述第一输入信号，选择性耦接所述输出端至一低电压；以及

一第一开关对，用于根据一控制信号，选择性启用或禁用所述第一上拉电路和所述第一下拉电路；以及

一第二驱动单元，包括：

一第二上拉电路，用于根据一第二输入信号，选择性耦接所述输出端至所述高电压；

一第二下拉电路，用于根据所述第二输入信号，选择性耦接所述输出端至所述低电压；以及

一第二开关对，用于根据所述控制信号，选择性启用或禁用所述第二上拉电路和所述第二下拉电路，

其中，在全部所述插值单元中，所述第一上拉电路和所述第二上拉电路的驱动能力不完全相等，和/或所述第一下拉电路和所述第二下拉电路的驱动能力不完全相等。

2.如权利要求1所述的插值器，其特征在于，在每个所述插值单元中，所述第一上拉电路包括一第一晶体管，其包括一控制端用于接收所述第一输入信号、一第一端耦接于所述高电压以及一第二端耦接于所述输出端，所述第二上拉电路包括一第二晶体管，其包括一控制端用于接收所述第二输入信号、一第一端耦接于所述高电压以及一第二端耦接于所述输出端，且所述第一下拉电路包括一第三晶体管，其包括一控制端用于接收所述第一输入信号、一第一端耦接于所述低电压以及一第二端耦接于所述输出端，所述第二下拉电路包括一第四晶体管，其包括一控制端用于接收所述第二输入信号、一第一端耦接于所述低电压以及一第二端耦接于所述输出端。

3.如权利要求2所述的插值器，其特征在于，在所有所述插值单元中，多个所述第一晶体管的尺寸不完全相等，多个所述第二晶体管的尺寸不完全相等，多个所述第三晶体管的尺寸不完全相等，和/或多个所述第四晶体管的尺寸不完全相等。

4.如权利要求3所述的插值器，其特征在于，当需要具有一相对超前相位的插值信号时，所述控制信号控制该第一开关对以禁用具有一相对较小晶体管尺寸的至少一个所述第一驱动单元和启用具有一相对较大晶体管尺寸的至少一个所述第一驱动单元，以及控制该第二开关对以启用具有一相对较小晶体管尺寸的至少一个第二驱动单元和禁用具有一相对较大晶体管尺寸的至少一个所述第二驱动单元。

5.如权利要求3所述的插值器，其特征在于，当需要具有一相对滞后的相位的插值信号时，所述控制信号控制该第一开关对以禁用具有一相对较大晶体管尺寸的至少一个所述第一驱动单元和启用具有一相对较小晶体管尺寸的至少一个所述第一驱动单元，以及控制该第二开关对以启用具有一相对较大晶体管尺寸的至少一个所述第二驱动单元和禁用具有一相对较小晶体管尺寸的至少一个所述第二驱动单元。

6.如权利要求1所述的插值器，其特征在于，在每个所述插值单元中，所述第一上拉电路包括一第一阻抗装置，且所述第二上拉电路包括一第二阻抗装置。

7.如权利要求6所述的插值器，其特征在于，在所有所述插值单元中，多个所述第一阻抗装置的阻抗值不完全相等，和/或多个所述第二阻抗装置的阻抗值不完全相等。

8.如权利要求7所述的插值器，其特征在于，当需要具有一相对超前相位的插值信号时，所述控制信号控制该第一开关对以禁用具有一相对较大阻抗值的至少一个所述第一驱动单元和启用具有一相对较小阻抗值的至少一个所述第一驱动单元，以及控制该第二开关对以启用具有一相对较大阻抗值的至少一个所述第二驱动单元和禁用具有一相对较小阻抗值的至少一个所述第二驱动单元。

9.如权利要求7所述的插值器，其特征在于，当需要具有一相对滞后的相位的插值信号时，所述控制信号控制该第一开关对以禁用具有一相对较小阻抗值的至少一个所述第一驱动单元和启用具有一相对较大阻抗值的至少一个所述第一驱动单元，以及控制该第二开关对以启用具有一相对较小阻抗值的至少一个所述第二驱动单元和禁用具有一相对较大阻抗值的至少一个所述第二驱动单元。

10.如权利要求1或6所述的插值器，其特征在于，在每个所述插值单元中，所述第一下拉电路包括一第三阻抗装置，且所述第二下拉电路包括一第四阻抗装置。