[发明专利]插值器及插值方法

说明书

技术领域

本发明涉及插值器，尤其涉及用于提供具有一可控相位的插值信号的插值器及插值方法，其中所述可控相位位于一第一信号的超前相位和一第二信号的一滞后相位之间。

背景技术

插值器通常用于根据具有不同相位的两个输入信号来产生插值信号。例如，一第一输入信号具有超前的相位，而一第二输入信号具有滞后的相位。所述插值器可产生位于所述第一和第二输入信号的相位之外的更多相位。

然而，传统的插值器经常面临信号非线性的问题，使得插值器的性能劣化。因此，有必要设计一种新的插值器，以用于解决信号非线性的问题。

发明内容

有鉴于此，需要提供一种插值器及插值方法，以解决上述技术问题。

本发明提供一种插值器，其包括多个插值单元，每个所述插值单元包括一第一驱动单元以及一第二驱动单元，所述第一驱动单元包括：一第一上拉电路，用于根据一第一输入信号，选择性耦接一输出端至一高电压，其中所述输出端用于输出所述插值器的一插值信号；一第一下拉电路，用于根据所述第一输入信号，选择性耦接所述输出端至一低电压；以及一第一开关对，用于根据一控制信号，选择性启用或禁用所述第一上拉电路和所述第一下拉电路。所述第二驱动单元包括一第二上拉电路，用于根据一第二输入信号，选择性耦接所述输出端至所述高电压；一第二下拉电路，用于根据所述第二输入信号，选择性耦接所述输出端至所述低电压；以及一第二开关对，用于根据所述控制信号，选择性启用或禁用所述第二上拉电路和所述第二下拉电路。其中，在全部所述插值单元中，所述第一上拉电路和所述第二上拉电路的驱动能力不完全相等，和/或所述第一下拉电路和所述第二下拉电路的驱动能力不完全相等。

本发明还提供一种插值方法，包括以下步骤：提供多个插值单元，每个插值单元包括一第一驱动单元和一第二驱动单元，其中每个所述第一驱动单元包括一第一上拉电路和一第一下拉电路，每个所述第二驱动单元包括一第二上拉电路和一第二下拉电路；根据一第一输入信号控制对应的第一上拉电路，以选择性耦接一输出端至一高电压；根据所述第一输入信号控制对应的第一下拉电路，以选择性耦接所述输出端至一低电压；根据一第二输入信号控制对应的第二上拉电路，以选择性耦接所述输出端至所述高电压，其中所述第一输入信号具有比所述第二输入信号超前的相位；根据所述第二输入信号控制对应的第二下拉电路，以选择性耦接所述输出端至所述低电压；设置相应的第一上拉电路、相应的第一下拉电路、相应的第二上拉电路以及相应的第二下拉电路，使得所述第一上拉电路和所述第二上拉电路的驱动能力不完全相等，和/或所述第一下拉电路和所述第二下拉电路的驱动能力不完全相等；以及从所述输出端输出一插值信号。

本发明的插值器及插值方法，通过适当地调整插值单元的不同的驱动能力，可以有效地解决在插值过程中产生的信号非线性问题。此外，无需复杂的电路。

附图说明

图1是本发明一实施例的插值器的示意图。

图2是本发明另一实施例的插值器的示意图。

图3A是本发明再一实施例的插值器的示意图。

图3B是本发明又一实施例的插值器的示意图。

图4是用于显示本发明一实施例的插值器的插值单元的不同驱动能力的示意图。

图5是用于显示图4架构所产生的效果的示意图。

图6是用于显示本发明另一实施例的插值器的插值单元的不同驱动能力的示意图。

图7是用于显示图6架构所产生的效果的示意图。

图8是本发明一实施例的插值方法的流程图。

具体实施方式

在本说明书以及权利要求书当中使用了某些词汇来指代特定的组件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”是一个开放式之用语，因此应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可以直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。