[发明专利]一种SOI_MOSFET的热阻提取方法有效
申请号: | 201310339890.4 | 申请日: | 2013-08-06 |
公开(公告)号: | CN103411997A | 公开(公告)日: | 2013-11-27 |
发明(设计)人: | 卜建辉;李莹;毕津顺;李书振;罗家俊;韩郑生 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | G01N25/20 | 分类号: | G01N25/20 |
代理公司: | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人: | 朱海波 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 soi_mosfet 提取 方法 | ||
技术领域
本发明涉及半导体技术领域,尤其涉及一种SOI_MOSFET的热阻提取方法。
背景技术
SOI(Silicon-On-Insulator,绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层BOX(Buried Oxide,埋氧化)层。通过在绝缘体上形成半导体薄膜,SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
但在实际应用中由于BOX层的导热性很差,仅有约为硅的百分之一,因此妨碍了SOI器件的冷却,导致器件温度上升,进而产生严重的自加热效应。自加热效应使得载流子迁移率退化、结漏电增加、碰撞电离几率增强、饱和区出现负的微分电导现象。需要注意的是,在直流情况下当功率很高时,自加热效应会很明显。但当器件在高频下工作时,自加热效应便会消失。因为大部分电路工作在自加热效应的边界频率,为了精确的电路模拟,我们有必要提取与自加热效应相关的参数,热阻是其中最重要的参数之一。当热量在物体内部以热传导的方式传递时,遇到的热阻称为导热热阻。对于热流经过的截面积不变的平板,导热热阻为L/(kA)。其中L为平板的厚度,A为平板垂直于热流方向的截面积,k为平板材料的热导率。在半导体领域,
芯片表面每耗散1W的功率,芯片pn结点的温度与衬底之间的温差称为热阻Rth,单位为℃/W。数值越低,表示芯片中的热量传导到衬底上越快。这有利于降低芯片中pn结的温度。
目前主要采用PIV法测量热阻,但PIV设备比较昂贵,很多实验室或公司都没有此设备。在就给实际应用带来了不便。同时也增加了实验成本。
因此,希望提出一种简单易行的热阻提取方法,来解决上述问题。
发明内容
本发明提供了一种可以解决上述问题的热阻提取方法,该方法包括以下步骤:
a)设计一种器件,所述器件的栅结构的两端都引出连线;
b)在不同温度下测试所述栅结构的电阻,获得其电阻随温度变化的特性;
c)在常温下,使所述器件处于工作状态,测试此时所述栅结构的电阻;
d)将所述栅结构在常温工作状态下的电阻代入步骤b)所得到的温度变化特性中,得到工作状态下器件的真实温度,进而求出热阻。
与现有技术相比,采用本发明提供的技术方案具有如下优点:通过利用栅电阻的温度特性来提取器件的热阻,简单易行,避免了使用PIV设备带来成本过高的问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为根据本发明的实施例的热阻提取方法的流程图;
图2为根据本发明的实施例的用来提取热阻的器件结构;
图3为根据本发明的实施例的栅电阻的温度特性;
图4为根据本发明的实施例的器件工作状态下的栅电阻特性。
具体实施方式
下面详细描述本发明的实施例。
所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
根据本发明的一个方面,提供了一种半导体结构的制造方法。下面,将结合图2至图4通过本发明的一个实施例对图1热阻提取方法进行具体描述。如图1所示,本发明所提供的热阻提取方法包括以下步骤:
在步骤S101中,设计一种器件,所述器件的栅结构的两端G1和G2都引出连线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310339890.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:送气管分类存放架
- 下一篇:一种用于户外显示屏的贴片式LED的防水结构