[发明专利]防间隔工艺与半导体结构

说明书

技术领域

本发明涉及一种防间隔工艺以及通过防间隔工艺所产生的半导体结构，特别涉及一种使用选择性形貌修改来免除切割掩膜的需求的防间隔工艺，以及通过此防间隔工艺所产生的半导体结构。

背景技术

间距加倍(pitch doubling)技术同时是动态随机存取存储器(Dynamic Random Access Memory，DRAM)以及与非(NAND)工艺的工艺标准，而防间隔(anti spacer)工艺是可被应用在间距加倍的方法。图1A、图1B、图2A、图2B、图3A、图3B、图4A以及图4B绘示了传统防间隔工艺的步骤，其中图1A、图2A、图3A以及图4A是上视图(top view)，而图1B、图2B、图3B以及图4B分别是沿着图1A、图2A、图3A以及图4A的虚线X所指方向的剖视图(cross-section view)。

图1A绘示了阻绝层(resist layer)L1的上视图，其中阻绝层L1是一显影后检查(after develop inspect，ADI)形貌，而图1B则绘示了图1A的剖视图。在图2A中，酸(acid)涂布(coating)、清洗(rinsing)以及烘烤(baking)会被实施于阻绝层/形貌L1上，使得酸负荷(acid load)AC会被提供于阻绝层L1上。基于图2B，可发现由于在烘烤期间的受限制的酸扩散(limited acid diffusion)，阻绝层/形貌L1的全部表面都会接收到酸，但是位在上表面之下的芯部材料(core material)Cor并不会接收到酸。芯部材料Cor的区域是由不同于图2A中的酸负荷AC的符号所指示。请注意，酸负荷覆盖了全部芯部材料Cor的所有表面，但这样的情形只显示在图2B中，而没有显示在图2A中。在图3A与图3B中，一靶层L2被显示为涂布在阻绝层/形貌L1之上，而靶层L2的材质是不同于阻绝层L1的材质，此外，靶层L2的特性允许其涂布在阻绝层L1之上且不会对阻绝层L1造成不好的影响。在图4A与图4B中，酸负荷AC与靶层L2的上方区段被去除，这样，便形成了指出阻绝层L1与靶层L2之间的间隔区域的防间隔(或称作防间隔沟槽(anti spacer trench))Spa，然而，这样的工艺会有一些坏处，例如，会需要用到切割掩膜(cut mask)M来中断靶层L2的末端周围所形成的特征(feature)之间的连接，像是图4A所示的目标部份（target portion）/目标特征（target feature）Tp，因此，这样的工艺会需要切割掩膜与额外步骤的成本。

发明内容

因此，本发明的目的之一在于公开一种不需要切割掩膜来切割目标特征的防间隔工艺。

本发明的另一目的在于公开一种通过不需要切割掩膜的防间隔工艺所产生的半导体结构。

本发明的一实施例公开了一种防间隔工艺，其包含：(a)提供包含一不均匀形状的一阻绝层；(b)涂布一靶层在所述阻绝层上；(c)提供多个防间隔沟槽于所述靶层与所述阻绝层之间；以及(d)将所述多个防间隔沟槽的至少部份连接一起，以隔离所述靶层的一第一部份与靶层的一第二部份。

本发明的另一实施例公开了一种防间隔工艺，其包含：(a)提供包含一不均匀形状的一阻绝层；(b)涂布包含有多个目标特征的一靶层在所述阻绝层上；以及(c)通过所述不均匀形状来隔离所述多个目标特征，而不需要使用一切割掩膜。

本发明的又一实施例公开了一种半导体结构，其包含：具有不均匀形状的一阻绝层以及具有第一部份与第二部份的一靶层；其中一防间隔是被提供于所述阻绝层与所述靶层之间，而所述第一部份与所述第二部份是通过所述防间隔而彼此隔离。

基于上述的实施例，本发明公开了具有自切能力的防间隔工艺以及通过此防间隔工艺所产生的半导体结构，因此，不需要使用切割掩膜或任何其它工艺来切割目标特征，因而节省了成本并且避免复杂的步骤。

附图说明

图1A绘示了传统防间隔工艺的示意图。

图1B绘示了传统防间隔工艺的示意图。

图2A绘示了传统防间隔工艺的示意图。

图2B绘示了传统防间隔工艺的示意图。

图3A绘示了传统防间隔工艺的示意图。

图3B绘示了传统防间隔工艺的示意图。

图4A绘示了传统防间隔工艺的示意图。

图4B绘示了传统防间隔工艺的示意图。

图5至图8绘示了造成自切能力的实施例的范例的示意图。

其中，附图标记说明如下：