[发明专利]非易失性存储器装置及控制挂起其命令执行的方法

说明书

本发明提供了非易失性存储器装置及控制挂起其命令执行的方法。非易失性存储器装置包括存储器单元阵列、行解码器、页面缓冲器和控制逻辑。存储器单元阵列包括与位线和字线连接的存储器单元，存储器单元阵列被构造为存储数据。行解码器被构造为选择性地激活存储器单元阵列的串选择线、接地选择线和字线。页面缓冲器被构造为暂时地存储外部数据并且在编程操作期间根据存储的数据将预定的电压施加到位线上，并且被构造为在读取操作或验证操作期间使用位线来感测出存储在所选存储器单元中的数据。控制逻辑被构造为控制行解码器和页面缓冲器。在执行命令期间，当接收到对各命令的执行的挂起请求时，芯片信息被备份到与控制逻辑分离的存储空间。

相关申请的交叉引用

本申请要求于2012年8月8日在韩国知识产权局提交的韩国专利申请No.10-2012-0086926的优先权，其内容通过引用方式整体并入于此。

技术领域

本发明构思的实施例涉及存储器装置，更具体地涉及非易失性存储器装置及对其命令执行进行控制的方法。

背景技术

尽管一般都缩小了尺寸，但半导体产品仍需要处理大量的数据。因此，应该增加用于所述半导体产品的存储器装置的操作速度和集成度。为了满足该需求，已经开发了包括三维布置的存储器单元的三维（3D）半导体存储器装置。近来，已经提出了其存储器单元具有垂直沟道结构的垂直NAND闪速存储器装置。

发明内容

本发明构思的实施例提供了一种能够安全地对各命令的执行进行挂起和恢复的非易失性存储器装置。本发明构思的实施例还提供了一种包括该非易失性存储器装置的存储器系统。本发明构思的实施例还提供了一种对能够安全地进行挂起和恢复各命令的执行的非易失性存储器装置的命令执行进行控制的方法。

本发明构思的技术目标不限于本公开。基于以下描述，其他目标对本领域的技术人员而言可以变得显而易见。

根据本发明的一个方面，非易失性存储器装置包括存储器单元阵列、行解码器、页面缓冲器和控制逻辑。存储器单元阵列包括与字线和位线连接的存储器单元，该存储器单元阵列被构造为存储数据。行解码器被构造为选择性地激活存储器单元阵列的串选择线、接地选择线和字线。页面缓冲器被构造为暂时存储外部数据并在编程操作期间根据所存储的数据将预定的电压施加到位线上，并且被构造为在读取操作或验证操作期间使用位线感测出存储在所选存储器单元中的数据。控制逻辑被构造为控制行解码器和页面缓冲器。在执行命令期间，当接收到对命令的执行的挂起请求时，将命令的执行被挂起时所提供的芯片信息备份到与控制逻辑分离的存储空间。

当接收到对命令的执行的恢复请求时，可以取回存储在所述存储空间中的芯片信息，并且基于所取回的芯片信息来恢复芯片状态。命令的执行可以包括执行擦除命令或编程命令。

存储空间可以包括非易失性存储器装置外部的外部存储装置或存储器控制器。当给出对命令的执行的挂起请求时，控制逻辑可以通过输入/输出电路将命令的执行被挂起时所提供的芯片信息存储在存储器控制器或外部存储装置中，而当给出对命令的执行的恢复请求时，控制逻辑可以通过输入/输出电路从存储器控制器或外部存储装置中取回芯片信息，并基于所取回的芯片信息来恢复芯片状态。

非易失性存储器装置还包括缓冲电路，其被构造为当给出对命令的执行的挂起请求时，从控制逻辑接收命令的执行被挂起时所提供的芯片信息，以缓存芯片信息，从而将所缓存的芯片信息提供给输入/输出电路，而当给出对命令的执行的恢复请求时，从输入/输出电路取回芯片信息，以缓存芯片信息，从而将所缓存的芯片信息提供给控制逻辑。

存储空间可以包括非易失性存储器装置中所包含的存储器单元阵列。当给出对命令的执行的挂起请求时，控制逻辑通过页面缓冲器将命令的执行被挂起时所提供的芯片信息存储在存储器单元阵列中，而当给出对命令的执行的恢复请求时，控制逻辑通过页面缓冲器从存储器单元阵列取回芯片信息，并基于所取回的芯片信息来恢复芯片状态。