[发明专利]混合信号集成电路制造方法

说明书

技术领域

本发明涉及集成电路制造技术，尤其涉及一种混合信号集成电路制造方法。

背景技术

多晶硅是硅原子短程有序排列、长程无序排列的单质硅，掺杂的多晶硅为导体。在半导体集成电路中，通常采用多晶硅制作电阻，其中方块电阻较大（大于500欧姆/方块）的多晶硅电阻简称为多晶高阻。在半导体集成电路中，也通常采用多晶硅制作双多晶电容，即采用两层多晶硅分别作为电容的上极板和下极板，上极板和下极板之间的夹层为绝缘的介质层。MOS管(metal-oxid-semiconductor，金属-氧化物-半导体场效应晶体管)、多晶高阻和双多晶电容都是混合信号集成电路（Mixed Signal IC）的基本单元。

混合信号集成电路对多晶高阻和双多晶电容的精度要求较高，现有技术中，0.5um混合信号集成电路的制造方法中，通常采用第一层多晶硅制作MOS管的栅极，采用第二层多晶硅制作多晶高阻，采用第一层多晶硅和第二层多晶硅分别制作双多晶电容的下极板和上极板，具体工艺步骤为：

步骤1：淀积第一层多晶硅：第一层多晶硅为已掺杂的多晶硅或未掺杂的多晶硅（然后对未掺杂的多晶硅进行高浓度掺杂）；

步骤2：光刻、刻蚀，将多余的第一层多晶硅去除掉，形成MOS管的多晶硅栅和双多晶电容的下极板；

步骤3：光刻、离子注入，形成MOS管的轻掺杂源漏区（LDD）；

步骤4：形成MOS管的侧墙（Spacer）；

步骤5：光刻、离子注入、退火，形成MOS管的源漏区（Source&Drain）；

步骤6：淀积介质层；

步骤7：淀积未掺杂的第二层多晶硅，采用离子注入的方法对第二层多晶硅进行轻掺杂，形成高阻值的多晶硅膜层；

步骤8：光刻、离子注入，对第二层多晶硅的部分区域进行高浓度掺杂，高浓度掺杂的区域为低阻值的多晶硅膜层；

步骤9：采用光刻、刻蚀把多余的第二层多晶硅去除掉，在高阻值的多晶硅膜层区域形成多晶高阻，在低阻值多晶硅膜层区域形成双多晶电容的上极板。

现有的混合信号集成电路制造方法中，由于通过第二层多晶硅形成多晶高阻，在形成多晶高阻时，MOS的源漏区已经形成，所以不可能采用比较高的温度进行退火，否则MOS管会由于源漏区掺杂向多晶硅栅中心扩散而导致MOS管穿通或者漏电，因而导致第二层多晶硅膜层中的离子掺杂没有被充分激活，多晶高阻的精度较低。

发明内容

本发明提供一种混合信号集成电路制造方法，用于解决现有技术中混合信号集成电路制造方法制造的混合信号集成电路精度较低的技术缺陷。

本发明提供的一种混合信号集成电路制造方法，包括：

根据预设的第一工艺流程，在第一层多晶硅上形成MOS管的栅极、多晶高阻和双多晶电容的下极板；

根据预设的第二工艺流程，在第二层多晶硅上形成双多晶电容的上极板；

根据预设的第三工艺流程，形成MOS管的源漏区。

本发明提供的混合信号集成电路制造方法，由于在第一层多晶硅形成多晶高阻，且MOS管的源漏区的形成在多晶高阻之后，因此形成MOS管源漏区等其他工艺步骤中需要采用高温工艺，致使多晶高阻中的离子掺杂被充分激活，能够提高多精高阻的精度。

附图说明

图1为本发明第一实施例提供的混合信号集成电路制造方法的流程图；

图2为本发明第二实施例提供的混合信号集成电路制造方法的流程图；

图3为本发明第三实施例提供的混合信号集成电路制造方法的流程图；

图4为图1所示方法中的步骤200的具体流程图；

图5为图1所示方法中的步骤300的具体流程图；

图6为图1所示方法中的步骤400的具体流程图；

图7-图13为本发明实施例提供的混合信号集成电路的制造过程图。

具体实施方式

图1为本发明第一实施例提供的混合信号集成电路制造方法的流程图。如图1所示，本实施例提供的混合信号集成电路制造方法，包括：

步骤200，根据预设的第一工艺流程，在第一层多晶硅上形成MOS管的栅极、多晶高阻和双多晶电容的下极板。

第一工艺流程可以为现有的半导体集成电路制造工艺中的具体工艺流程，可以通过光刻、刻蚀、离子注入等工艺在第一层多晶硅上形成MOS的栅极、多晶高阻和双多晶电容的下极板。其中，多晶高阻的方块电阻大于500欧姆/方块，需要在第一多晶硅层上进行离子注入的轻掺杂，以使第一层多晶硅上形成高阻值区域。