[发明专利]嵌入式存储元件及其制造方法

说明书

技术领域

本发明关于存储技术，且特别有关于一种嵌入式存储元件及其制造方法。

背景技术

嵌入式存储元件为达到降低成本及简化工艺步骤的需求，将晶胞区与周边区的元件整合在同一芯片上已逐渐成为一种趋势，例如将快闪存储器与逻辑电路元件整合在同一芯片上，此种元件称之为嵌入式快闪存储器(embedded flash memory)。

然而，现有的嵌入式存储元件在形成接触窗之后，在形成金属内连线的第一层金属层之前，还包括形成第一介层窗的工艺，以使得后续形成的金属内连线的第一层金属层可以通过介层窗与接触窗电性连接漏极区，或通过介层窗与接触窗电性连接与Vss连接的源极区。然而，其工艺复杂、不易叠对，而且容易因为介层窗孔轮廓倾斜而衍生介层窗子彼此接触的问题。再者，随着元件尺寸的微缩，上述的嵌入式存储元件的制造方法会因为光刻与蚀刻工艺技术的限制，而愈加困难。

发明内容

本发明实施例提出一种嵌入式存储元件的制造方法可以节省工艺的步骤，免除介层窗与接触窗叠对的问题。

本发明提出一种嵌入式存储元件，包括衬底、多个栅极结构、源极区与漏极区、第一接触窗插塞、第二接触窗插塞、介电层、填充层以及导体层。栅极结构位于衬底的晶胞区上。源极区与漏极区分别位于晶胞区的所述栅极结构的两侧的衬底中。第一接触窗插塞位于在所述栅极结构之间的衬底上，与源极区接触。第二接触窗插塞位于在所述栅极结构之间的衬底上，与漏极区接触。第一接触窗插塞的顶面高度低于第二接触窗插塞的顶面高度。介电层在第一接触窗插塞以及第二接触窗插塞周围，且介电层中具有凹陷，裸露出第一接触窗插塞。填充层位于凹陷中。导体层位于衬底上，导体层与第二接触窗插塞接触，且导体层通过填充层与第一接触窗电性隔绝。

本发明提出一种嵌入式存储元件的制造方法，包括在衬底的晶胞区上形成多个栅极结构，于所述栅极结构之间的衬底中形成源极区与漏极区。在所述栅极结构之间形成源极区接触的第一接触窗插塞，形成与漏极区接触的第二接触窗插塞。在第一接触窗插塞以及第二接触窗插塞周围形成介电层。接着，在衬底上形成掩膜层，掩膜层具有开口，至少裸露出第一接触窗插塞。其后，移除开口裸露的部分第一接触窗插塞，以形成凹陷。在移除掩膜层之后，于凹陷中形成填充层。于衬底上形成导体层，导体层与第二接触窗插塞接触，并且通过填充层与第一接触窗插塞电性隔绝。

本发明实施的嵌入式存储元件及其制造方法可以省略现有在形成接触窗之后以及形成金属内连线的第一金属层之前所进行的第一介层窗工艺步骤，可节省工艺的步骤，且可免除介层窗与接触窗叠对的问题。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至1K为根据本发明实施例所绘示的一种嵌入式存储元件的制造流程的剖面示意图。

其中，附图标记说明如下：

100：衬底 109、115：上掩膜层

100a：晶胞区111：栅氧化层

100b：周边区116、120：停止层

102、110：栅极结构 117：衬层

103：穿隧氧化层 118、119、116a、117a：间隙壁

104、106、112：导体层 122、132：介电层

105：栅间介电层 124：导体层

107、113：金属硅化物层 125：掩膜层

108、114：下掩膜层 127：虚拟自对准接触窗插塞

128、162：开口 160：掩膜层

133、137：源极区 164：凹陷

135、139：漏极区 166、166a：第一绝缘层

143、145：自对准接触窗开口 168、168a：第二绝缘层

148：栅极接触窗开口 170、170a：填充层

153、153a、155、158：接触窗插塞172：导体层

具体实施方式

图1A至1J为根据本发明实施例所绘示的嵌入式存储元件的制造流程的剖面示意图。

请参照图1A，提供衬底100。衬底100可以是半导体或是半导体化合物，例如是硅或是硅化锗。衬底100也可以是绝缘层上有硅(SOI)。衬底100具有晶胞区100a与周边区100b。于晶胞区100a的衬底100上形成多个栅极结构102，并于周边区100b的衬底100上形成至少一栅极结构110。