[发明专利]高频半导体开关及无线设备

说明书

关联申请的引用

本申请以2013年2月1日提交的在先日本专利申请第2013-018606号为基础并要求其优先权，通过引用而包含其全部内容。

技术领域

本发明涉及高频半导体开关及无线设备。

背景技术

在便携式电话这样的无线设备中，为了将发送电路及接收电路与天线连接，使用由形成在SOI（Silicon On Insulator）基板上的MOSFET构成的高频半导体开关。

近年来，为了应对便携式电话所使用的通信频带的增大和通信标准的增加，高频半导体开关逐渐多端口化。为此，作为高频半导体开关，使用1输入n输出的SPnT（Single-Pole n-Throw）开关。

SPnT开关包括：多级构造的n个直通（through）FET组，连接在天线端子和各端口之间；以及多级构造的分流（shunt）FET组，连接在各自的端口和接地端子之间。N为正整数。

在SPnT开关中，n个直通FET组之中仅1个直通FET组导通，其他直通FET组为截止（off）状态。因此，在因多端口化而端口数增加时，截止状态的直通FET组变多，因而截止电容增加，插入损耗有增加倾向。

于是，提出了如下构成：通过在多个直通FET组的一端连接共通的直通FET组，减小截止电容而降低插入损耗。但是，在上述的构成中，上述多个直通FET组为非导通状态时，在共通的直通FET组的源漏极之间施加的电压变高，失真电流增大。

进而，对截止状态的多个直通FET组施加的电压较高的情况下，在这些直通FET组中，因截止电容而产生的失真电流增加。

发明内容

本发明的实施方式提供一种高频半导体开关及无线设备，能够降低插入损耗，并且抑制截止状态失真的增大。

根据一个实施方式，提供一种高频半导体开关，具备第1端子、多个第2端子、第1直通FET组、多个第2直通FET组及分流FET组。

上述第1直通FET组由串联连接的多个第1场效应晶体管构成，一端与上述第1端子连接。上述多个第2直通FET组分别由串联连接的多个第2场效应晶体管构成，各自的一端分别与上述多个第2端子连接，各自的另一端共通地与上述第1直通FET组的另一端连接。上述分流FET组由串联连接在上述第2端子和接地端子之间的多个第3场效应晶体管构成。

根据另一个实施方式，提供一种无线设备，具备多个开关、天线、发送电路、接收电路及无线控制电路。

上述多个开关分别是实质上与上述一个实施方式的高频半导体开关相同的构成。上述天线与上述多个开关的多个第1端子连接，放射或接收电波。上述发送电路与上述多个开关的一个第2端子连接，经由上述天线发送信号。上述接收电路与上述多个开关的另一个第2端子连接，对经由上述天线接收到的信号进行解调。上述无线控制电路向上述多个开关输出开关控制信号，该开关控制信号将上述天线与上述发送电路或上述接收电路切换地连接。

根据上述的高频半导体开关及无线设备，能够降低插入损耗，并且抑制截止状态失真的增大。

附图说明

图1是表示实施方式的高频半导体开关的构成的例子的电路图。

图2是表示使用了上述高频半导体开关的SP12T开关的构成的例子的电路图。

图3是图2所示的SP12T开关的端子ANT和端子RF1之间导通时的等价电路图。

图4是上述高频半导体开关的端子T1和端子T21之间导通状态时的等价电路图。

图5是上述高频半导体开关的端子T1和端子T21～T2x之间为非导通时的等价电路图。

图6是用于说明上述高频半导体开关的截止失真的图。

图7是表示上述高频半导体开关的插入损耗的频率特性的例子的图。

图8是表示包含上述高频半导体开关的无线设备的构成的例子的框图。

具体实施方式

以下，一边参照附图一边对实施方式进行说明。在附图中，同一符号表示同一或类似部分。图1是表示实施方式的高频半导体开关的构成的例子的电路图。

本实施方式的高频半导体开关1具备第1端子T1、x个第2端子T21～T2x、作为第1直通FET组的直通FET组11、作为第2直通FET组的x个直通FET组21～2x、以及分流FET组31～3x。

第1端子T1被输入或输出高频信号。第2端子T21～T2x被输入或输出高频信号。直通FET组11由相互串联连接的n个场效应晶体管（以下称作“MOSFET”）TA1～TAn构成。直通FET组11的一端连接至第1端子T1。