[发明专利]电子部件内置基板

说明书

技术领域

本发明涉及电子部件被内置于基板中的电子部件内置基板，特别是在形成于芯层的收纳部内收纳有电子部件的电子部件内置基板。

背景技术

在下述专利文献1中，公开了一种具有以下结构的电子部件内置基板：在形成于由绝缘体构成的芯基板的在厚度方向上的多个贯通孔内分别插入电子部件，将该各个电子部件的电极（端子）与设置于芯基板的厚度方向两面侧的配线板的配线连接。

对于这种结构的电子部件内置基板，实际上也因与配线的关系各个贯通孔二维地分布在芯基板中，因此，必然在该芯基板产生低刚性区域（例如贯通孔集中的区域）与高刚性区域（例如不存在贯通孔的区域）。在两个区域的刚性差异不显著的情况下，难以发生后述的状况，但在两个区域的刚性差异显著的情况下，起因于施加在电子部件内置基板上的振动和压力等外力以及在电子部件内置基板内发生的热膨胀收缩等内力，有可能在该电子部件内置基板发生翘曲和歪斜等变形。芯基板的厚度越薄，换言之电子部件内置基板越薄型化，这种可能性就越容易发生。

现有技术文献

专利文献1日本特开2010－118581号公报

发明内容

发明所要解决的课题

本发明的目的在于，提供一种能够尽可能防止因在芯层中产生的低刚性区域与高刚性区域的刚性差异而在电子部件内置基板发生翘曲和歪斜等变形的电子部件内置基板。

用于解决课题的方法

为了达到上述目的，本发明的特征在于，其为在形成于芯层的收纳部内收纳有电子部件的电子部件内置基板，在上述芯层中设置有填充有绝缘材料的空隙部。

发明效果

根据本发明，因形成于芯层的收纳部的分布，在该芯层产生低刚性区域与高刚性区域，且在两个区域的刚性差异变得显著的情况下，通过将填充有绝缘材料的空隙部设置于未形成收纳部的区域（高刚性区域），也能减少该区域与低刚性区域的刚性差异，由此，能够尽可能防止因两个区域的刚性差异在电子部件内置基板产生翘曲和歪斜等变形。

本发明的上述目的与其他的目的、结构特征、作用效果通过以下的说明和附图能够更加明确。

附图说明

图1是适用本发明的电子部件内置基板的纵截面图。

图2是图1的II-II线截面图。

图3是用于说明图1和图2所示的电子部件内置基板的电子部件收纳工序的一例的图。

图4（A）～图4（C）是表示图1和图2所示的空隙部的变形例的图。

具体实施方式

首先，参照图1和图2，对适用本发明的电子部件内置基板的构造进行说明。图1表示沿着图2的Ⅰ－Ⅰ线的截面，在该图1中省略了电子部件12的截面的图示。

图1和图2所示的电子部件内置基板（无符号）具有在基板11中内置有多个电子部件12的结构，由后述芯层11a；后述各个配线11c1、11e1、11g1和11i1；以及后述各个导体通孔11c2、11e2、11g2和11i2，三维地构建包括多个电子部件12的规定的电路。

基板11包括：规定厚度的芯层11a；设置于芯层11a的上表面（第1主面）的第1绝缘体层11b；设置于第1绝缘体层11b的上表面的第1导体层11c；设置于第1导体层11c的上表面的第2绝缘体层11d；设置于第2绝缘体层11d的上表面的第2导体层11e；设置于芯层11a的下表面（第1主面）的第3绝缘体层11f；设置于第3绝缘体层11f的下表面的第3导体层11g；设置于第3导体层11g的下表面的第4绝缘体层11h；和设置于第4绝缘体层11h的下表面的第4导体层11i。

芯层11a由铜或铜合金等金属构成，其厚度例如在35～500μm的范围内。在芯层11a中，在预定的位置形成有由在厚度方向上贯通该芯层11a的贯通孔构成的多个收纳部11a1。各个收纳部11a1的横截面形状呈大致正方形或呈大致长方形，各自的开口尺寸适合分别收纳于各个收纳部11a1内的电子部件12的尺寸。

另外，在芯层11a，由在厚度方向上贯通该芯层11a的贯通孔构成的多个空隙部11a2形成于未形成收纳部11a1的区域（高刚性区域），优选形成于不干预在电子部件内置基板构建的上述电路的区域。各个空隙部11a2的横截面形状呈大致圆形，各自的开口尺寸大致一致，但各自的开口面积比各个收纳部11a1的开口面积小。将在后面对该空隙部11a2的作用进行详细的阐述。