[发明专利]半导体存储器件及用于控制半导体存储器件的方法无效
申请号: | 201310359006.3 | 申请日: | 2013-08-16 |
公开(公告)号: | CN103632716A | 公开(公告)日: | 2014-03-12 |
发明(设计)人: | 小泽敬 | 申请(专利权)人: | 富士通半导体股份有限公司 |
主分类号: | G11C11/413 | 分类号: | G11C11/413 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 康建峰;苗迎华 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 用于 控制 方法 | ||
1.一种半导体存储器件,包括:
多个字线;
与所述多个字线交叉的多个位线对;
与所述多个字线和所述多个位线对交叉的位置对应地设置的多个存储单元;
与所述多个字线之一对应地设置的字线驱动器,其中所述字线驱动器输出第一电压或高于所述第一电压的第二电压;
与所述多个位线对中的至少一个位线对对应地设置的电势检测电路,其中所述电势检测电路检测所述至少一个位线对处的电势并且生成检测信号;
字线电压调节电路,其根据来自所述电势检测电路的所述检测信号来将所述字线驱动器的输出电压从所述第一电压改变至所述第二电压;以及
读出放大器,其对所述多个位线对中的所选择用于访问的一个位线对的电势差进行放大。
2.根据权利要求1所述的半导体存储器件,其中,
所述多个存储单元中的每个存储单元包括保持不同电平的两个存储节点,并且基于提供给所述多个字线中的相应的一个字线的所述第一电压、根据由所述两个存储节点保持的电平来改变所述多个位线对中的相应的一个位线对处的电势;以及
所述电势检测电路根据所述相应的位线对的电势差来生成所述检测信号。
3.根据权利要求1所述的半导体存储器件,其中,
所述电势检测电路是耦接至所述多个位线对的多个电势检测电路之一;
所述字线电压调节电路基于由所述多个电势检测电路生成的多个检测信号来生成电平调节信号;以及
所述字线驱动器基于所述电平调节信号来改变所述多个字线中的相应的一个字线的电压。
4.根据权利要求1所述的半导体存储器件,其中,
所述存储单元包括:
包括保持不同电平的两个存储节点的储存单元,以及
副本单元,其基于提供给所述多个字线中的相应的一个字线的所述第一电压来将所述多个位线对中的相应的一个位线对处的电势从第一电势降低;
所述读出放大器对所选择用于访问所述储存单元的所述位线对的电势差进行放大;以及
所述电势检测电路根据耦接至所述副本单元的至少一个副本位线的电势来生成所述检测信号。
5.根据权利要求4所述的半导体存储器件,其中,
所述字线电压调节电路基于耦接至所述至少一个副本位线的所述电势检测电路的所述检测信号来生成电平调节信号;以及
所述字线驱动器基于所述电平调节信号来改变所述多个字线中的相应的一个字线的电压。
6.根据权利要求1至5中任一项所述的半导体存储器件,其中,
所述电势检测电路包括:
耦接至所述多个位线对之一的第一晶体管;以及
耦接在所述第一晶体管与低电势电源线之间的第二晶体管,其中所述第二晶体管是二极管耦接式晶体管。
7.根据权利要求1至5中任一项所述的半导体存储器件,其中,
所述字线电压调节电路包括:
第三晶体管,其响应于所述电势检测电路的所述检测信号来操作,以及
第四晶体管,其耦接在所述第三晶体管与低电势电源线之间,其中所述第四晶体管响应于与所述字线驱动器的激活对应的控制信号来操作。
8.一种用于控制半导体存储器件的方法,所述半导体存储器件包括与多个字线和多个位线对交叉的位置对应地设置的多个存储单元,所述方法包括:
以第一电压驱动所述多个字线中的一个字线;
检测所述多个位线对中的至少一个位线对的电势并且生成检测信号;
根据所述检测信号将所述多个字线中的所述一个字线的驱动电压从所述第一电压改变至高于所述第一电压的第二电压;以及
对所述多个位线对中的所选择用于访问的一个位线对的电势差进行放大。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310359006.3/1.html,转载请声明来源钻瓜专利网。