[发明专利]半导体存储器件及用于控制半导体存储器件的方法

说明书

技术领域

本发明涉及一种半导体存储器件以及一种用于控制半导体存储器件的方法。

背景技术

静态随机存取存储器（SRAM）是一种类型的半导体存储器件。SRAM包括存储数据的存储单元。存储单元按照矩阵形式来设置。SRAM包括沿着存储单元的行方向延伸的多个字线和沿着存储单元的列方向延伸的多个位线对。每个存储单元耦接至相应的字线和相应的位线对。

SRAM响应于地址信号来激活一条字线。该字线的激活将所访问的晶体管接通。SARM还响应于该地址信号选择一个位线对。耦接至接通的访问晶体管和所选择的位线对的存储单元变为访问目标。SRAM对所访问的存储单元执行写操作和读取操作。

如上所述，沿着行方向排列的存储单元被耦接至相应的一条字线。因此，当一条字线被激活时，耦接至该字线的存储单元的存储节点被耦接至相应的位线对。在耦接至所激活的字线的这些存储单元中，耦接至非选择位线对的存储单元的存储节点处的电势可能被相应的位线对处的电势反转。即，耦接至非选择位线对的存储单元中的存储数据可能被破坏。

为了避免数据破坏，WO2009/041471描述了读出放大器（sense amplifier）至每个位线对的耦接。在该方法中，例如在写操作期间，读出放大器将每个位线对处的电势设置成高电势侧的电源电压和低电势侧的电源电压。然后，写放大器根据输入数据来改变所选择的位线对处的电势。以此方式，使用读出放大器以使得每个位线对处的电势对应于由存储单元保持的电平。这防止了存储单元的数据反转。

但是在上述方法中，读出放大器被耦接至每个位线对，并且无论何时执行读操作或写操作所有的读出放大器都被驱动。这增加了半导体存储器件的功耗。

发明内容

本公开内容的一个方面是一种包括有多个字线的半导体存储器件。多个位线对与所述字线交叉。对应于所述字线和所述位线对交叉的位置来设置多个存储单元。字线驱动器是对应于所述字线之一来布置的。所述字线驱动器输出第一电压或输出高于所述第一电压的第二电压。电势检测电路对应于至少一个所述位线对来布置。所述电势检测电路检测所述至少一个位线对处的电势并且生成检测信号。字线电压调节电路根据来自所述电势检测电路的检测信号将所述字线驱动器的输出电压从所述第一电压改变至所述第二电压。读出放大器对所述位线对中的所选择用于访问的一个位线对的电势差进行放大。

根据以上方面，减小了存储单元中的数据破坏。

附图说明

通过参考以下目前优选的实施方式及附图的描述可以最佳地理解实施方式及其目标和优点，其中：

图1是第一实施方式中的半导体存储器件的框图；

图2是第一实施方式中的半导体存储器件的部分电路图；

图3是示出了第一实施方式中的半导体存储器件的操作的波形图；

图4是示出了第一实施方式中的半导体存储器件的操作的波形图；

图5是第二实施方式中的半导体存储器件的部分电路图；

图6是示出了第二实施方式中的半导体存储器件的操作的波形图；

图7是示出了第二实施方式中的半导体存储器件的操作的波形图；

图8是第三实施方式中的半导体存储器件的框图；

图9是第三实施方式中的半导体存储器件的部分电路图；

图10是示出了第三实施方式中的半导体存储器件的操作的波形图；

图11是示出了第三实施方式中的半导体存储器件的操作的波形图；

图12是第四实施方式中的半导体存储器件的部分电路图；

图13是示出了第四实施方式中的半导体存储器件的操作的波形图；以及

图14是示出了第四实施方式中的半导体存储器件的操作的波形图。

具体实施方式

现将参考图1至图4描述第一实施方式。

如图1所示，半导体存储器件10基于写使能信号WE、时钟信号CLK、行地址信号RA和列地址信号CA来对选择作为访问对象的存储单元执行写操作和读操作。

写使能信号WE和时钟信号CLK被提供给内部控制信号生成电路11，并且行地址信号RA和列地址信号CA被提供给第一解码器12。时钟信号CLK是给定周期的脉冲信号。当将数据写入半导体存储器件10时写使能信号WE被激活。内部控制信号生成电路11基于写使能信号WE和时钟信号CLK生成解码器控制信号DEC、写放大器控制信号WAE和读出放大器控制信号SAE。