[发明专利]带隙参考电压电路与其电子装置

说明书

技术领域

本发明涉及一种带隙参考电压电路（BANDGAP REFERENCE VOLTAGE CIRCUIT），且特别是涉及能够输出稳定参考电压的一种带隙参考电压电路与使用该带隙参考电压电路的电子装置。

背景技术

近年来，随着电子装置的迅速发展而渐渐使得其内部电路的结构更益复杂，其中内部电路可能还包含了为数不少驱动电路以及控制电路。然而，这些驱动电路或控制电路通常需要接收固定的参考电压作为运作电源，以维持其正常运作。理想上，不管是输入电压缓慢或突然的改变，参考电压都必须尽量地不受到输出电流或是温度的影响。

实际上，很多设计者都会利用带隙参考电压电路来提供稳定的参考电压，而这些带隙参考电压电路利用晶体管的基极-射极（base-emitter）电压的独立特性，来减少温度变化对输出参考电压的影响。

请参照图1，图1是传统的带隙参考电压电路的电路图。带隙参考电压电路1包含电流镜单元12、运算放大器OP、电压产生单元11、第一电阻R1与第二电阻R2、电源供应端VDD、接地端GND以及参考电压接点VREF1。电流镜单元12包括两个P型金属氧化物半导体（P Metal-Oxside-Semiconductor，PMOS）晶体管121、122，而电压产生单元11包括两个双极接面晶体管（Bipolar Junction Transistor，BJT）111与112。

在图1中，当电源供应端VDD接到稳定直流电源且接地端GND接地时，电压产生单元11的两个双极接面晶体管111与112各自会有基极-射极电压VBE1与VBE2，以使电流镜单元12输出第一电流I1与第二电流I2，其中第一电流I1与第二电流I2理想上呈现一特定比例关系，且该特定比例关系相关于两个P型金属氧化物半导体晶体管121、122的尺寸。更精确地说，该特定比例关系相关于两个P型金属氧化物半导体晶体管121、122的通道宽度W与长度L的比例。

理想上，第二电流I2流经第一电阻R1、第二电阻R2以及电压产生单元11的双极接面晶体管112时，参考电压接点VREF1会产生一不受温度变化影响的参考电压。然而，参考电压接点VREF1位于运算放大器OP与晶体管122所组成的负回授路径NFB LOOP上，因此，参考电压接点VREF1容易受到输出寄生电容15的影响而导致参考电压的电压值不稳定。倘若这些驱动电路或控制电路没有固定的参考电压来维持其正常运作，将会导致这些电子装置发生错误抑或造成损害。

发明内容

本发明实施例提供一种带隙参考电压电路，此带隙参考电压电路包括电流镜单元、运算放大器、第一电阻、第二电阻、辅助单元与电压产生单元。运算放大器的输出端耦接于电流镜单元的回授端。第一电阻的一端耦接于运算放大器的正输入端，第一电阻的另一端耦接于电流镜单元的第二端。第二电阻的一端耦接于运算放大器的正输入端。电压产生单元的第二端耦接于第二电阻的另一端。辅助单元的一端耦接运算放大器的负输入端与电压产生单元的第一端，辅助单元的另一端耦接于电流镜单元的第一端。带隙参考电压电路于辅助单元的另一端输出参考电压。

本发明实施例提供一种电子装置包括上述带隙参考电压电路以及功能电路，其中功能电路耦接带隙参考电压电路，且带隙参考电压电路提供参考电压给所述功能电路。

综上所述，本发明实施例所提出的带隙参考电压电路将参考电压接点移至负回授路径之外，故能够有效地避免输出寄生电容过大而破坏其内部的负回授路径，导致其所提供的参考电压的稳定性下降。

为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效，请参阅以下有关本发明的详细说明、图式，相信本发明的目的、特征与特点，当可由此得以深入且具体的了解，然而所附图式与附件仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1为传统带隙参考电压电路的电路图。

图2为本发明实施例的带隙参考电压电路的电路图。

图3A为本发明实施例的电压产生单元的两个双极接面晶体管的两个基极-射极电压与温度的曲线图。

图3B为本发明实施例的电压产生单元的两个双极接面晶体管的两个基极-射极电压的电压差与温度以及该电压差乘以电阻比例与温度的曲线图。

图3C为本发明实施例的带隙参考电压电路的参考电压接点上的参考电压与温度的曲线图。

图4为本发明实施例的电子装置的方块图。

【符号说明】

1、2、41：带隙参考电压电路

12、22：电流镜单元