[发明专利]电熔丝结构及其使用方法

说明书

技术领域

本发明涉及半导体制备领域，尤其是涉及一种电熔丝结构及其使用方法。

背景技术

在集成电路领域，电熔丝（Fuse）是指在集成电路中电阻可以发生大幅度改变（由低阻态向高阻态改变）或者可以熔断的连接线。

电熔丝主要用途包括：（1）用于启动冗余电路来替代在同晶片上有缺陷的电路，从而有效提高制程良率。该种用途中，电熔丝连接集成电路中的冗余电路，一旦检测发现集成电路具有缺陷，就利用电熔丝修复或者取代有缺陷的电路；（2）用于集成电路程序化功能。实现该种功能时先将金属互联、器件阵列以及程序化电路(包括电熔丝器件)在芯片上加工好，然后由外部进行数据输入即程序化来将标准芯片制作成独特的各式芯片。电熔丝在集成电路程序化功能可大大节约芯片研发和制作成本，因而大量应用在可编程只读存储器(Programmable Read Only Memory，PROM)上。在集成电路程序化过程中，通过较高电压熔断电熔丝产生断路来完成信息1的写入，而未断开的电熔丝保持连接状态，即为状态0。

如图1所示，现有的电熔丝结构形成在半导体衬底中的浅沟槽隔离结构（STI）100上，电熔丝结构包括用金属（铝、铜等）或硅制成的导电层105。所述导电层105包括阳极101和阴极103，以及位于阳极101和阴极103之间与两者相连接的细条状的电熔丝102。所述阳极101和阴极103表面具有导电插塞104。使用时，向电熔丝结构施加3.3～5.0V的高压，在阳极101和阴极103通过较大的瞬间电流，是电熔丝102产生热能，以改变大幅度提高电熔丝102的电阻或直接将电熔丝102熔断。其中，如果电熔丝102被熔断，电熔丝102未被熔断的状态下，电熔丝结构处为低阻态（如电阻为R），当电熔丝102被熔断后的状态下，电熔丝结构处为高阻态（如电阻为无穷大）。

为了提高电熔丝结构与集成电路制造的兼容性，电熔丝结构还包括设置于所述导电层105下方的一层厚度为以上的掺杂的多晶硅层106。然实际使用过程中，往往会基于所述多晶硅层106的电阻不够大，而致使导电层105的电熔丝熔断后，通过多晶硅层的电流导致电熔丝结构阴阳极导通的现象，从而致使电熔丝结构的电阻无法达标。

尤其是随着集成电路集成度不断增加，在集成电路中的器件尺寸不断减小后，施加于电熔丝结构的电压也随之降低。如在集成电路的CD制程小于40nm后，施加于电熔丝结构的电压一般仅为1.5～2.5V，不然会损伤集成电路中其他器件。然而，在较低的电压下，发现多晶硅层106的电阻越发减小，以致使得电熔丝结构阴阳极导通，电熔丝结构几近失效。如在电路编程过程中，电熔丝结构的电阻一旦无法满足要求，造成信息写入和读取不稳定。

为此，在电熔丝熔断后，如何保证电熔丝结构的电阻，阻止电熔丝结构阴阳极间导通是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种电熔丝结构及其使用方法，相比于现有的电熔丝结构，所述电熔丝结构即使在较小的电压下，较短的通电时间段内，也可实现电熔丝迅速熔断，并确保熔断后的电熔丝的电阻足够大以实现电熔丝阴极和阳极电隔离。

为解决上述问题，所述的电熔丝结构，包括：

位于半导体衬底上的多晶硅层；

位于所述多晶硅层上的导电层，所述导电层的两端部分别为阴极和阳极；

所述多晶硅层包括掺杂有P型离子的第一区域和掺杂有N型离子的第二区域，所述第一区域与第二区域相邻设置，且导电层的阴极投影位于所述第一区域内，阳极投影位于所述第二区域内。

可选地，所述第一区域的P型离子浓度和第二区域的N型离子的掺杂剂量为1.0×10¹³/cm²～1.0×10¹⁵/cm²。

可选地，所述第一区域的P型离子浓度和第二区域的N型离子浓度为10¹⁹～10²¹/cm³。

可选地，所述P型离子为B，所述N型离子为As或P。

可选地，所述导电层还包括位于阴极和阳极之间的中间段，所述阴极和阳极的宽度大于所述中间段的宽度。

可选地，所述中间段的宽度为28～45nm，所述阴极和阳极的宽度为0.1～0.5μm。

可选地，所述导电层为金属硅化物层。

可选地，所述导电层厚度为

可选地，所述多晶硅层的厚度为

本发明还提供了一种上述电熔丝结构的使用方法，包括：

所述电熔丝结构的第一区域连接电源负极；