[发明专利]薄膜晶体管的制作方法

说明书

技术领域

本发明涉及一种晶体管的制作方法，特别是涉及一种薄膜晶体管的制作方法。

背景技术

在液晶显示器中，晶体管主要应用于控制画素电极的n型薄膜晶体管，及控制画素电极的驱动电路中各式n型薄膜晶体管、p型薄膜晶体管，及互补式晶体管。而近几年来，多晶硅晶体管更渐成为应用于显示器的主流晶体管之一。

参阅图1，以控制画素电极(图未示出)与其电连接的n型薄膜晶体管为例，主要包含一个基板11、一层形成于该基板11上的n型的半导体层12、一层形成于该n型的半导体层12上的介电层13、一层设置于该介电层13上的导电层14，及与外界电连接的电极15；除此之外，还包括一层电连接该电极与该n型半导体层12的源/漏极金属16，及一个绝缘的中间材料17。

该n型的半导体层12以半导体材料所构成，其中，多晶硅是主要构成该n型的半导体层12的半导体材料，并包括一个中心部121、及一个第一型掺杂区122。该第一型掺杂区122具有二个自该中心部121两侧延伸的低外掺杂部123，及二个分别自所述低外掺杂部123向外延伸且掺杂浓度大于所述低外掺杂部123的掺杂浓度的外掺杂部124。更详细地说，该中心部121一般称为本质型(intrinsic)；第一型掺杂区122一般称为非质型(extrinsic)，可为n^-、n或n⁺；而该低外掺杂部123作为过渡的用途，可为本质型、n或n^-，通常为n或n^-，该外掺杂部124为了与该源/漏极金属16电连，通常为n⁺。

该介电层13遮覆于该中心部121顶面，且以介电材料构成，并选自氧化硅、氮化硅，及前述的一组合，而作为该n型薄膜晶体管栅极介电层13。

该导电层14以导电材料构成，并设置于该介电层13顶面，且对应地位于该n型薄膜晶体管的中心部121上。

该电极15配合该源/漏极金属16，自该第一型掺杂区122的外掺杂部124向上延伸并与外界电连接。

以电特性而言，该n型薄膜晶体管的外掺杂部124分别作为源极（source）与漏极(drain)，且该中心部121为通道，而该介电层13栅极绝缘层。

当与该其中一电极15及该栅极接受正电压时，n型薄膜晶体管为开启状态，电流自该电极15经低外掺杂部123及通道至该其中之另一电极15；当该栅极不受电压或所受电压低于栅极导通电压时，n型薄膜晶体管为关闭状态，电流不导通，进而可利用n型薄膜晶体管1的开启状态与关闭状态控制电信号。

以下简略说明n型薄膜晶体管的制作方法。

首先，先于该基板上依序沉积一层以半导体材料构成的第一层体、一层以介电材料构成的第二层体，及一层第三层体，该第三层体选自金属、多晶硅、高掺杂浓度的多晶硅，及经各式回火制程而形成的多晶硅构成，且该多晶硅具备可导电的特性。

接着，于该第三层体顶面涂布光阻，再配合一个第一光罩定义欲成为n型薄膜晶体管的区域，并在曝光、显影后使光阻覆盖n型薄膜晶体管的预定区域，再移除未被该光阻覆盖而裸露的第一层体，及其下方的第二、三层体，留下界定为n型薄膜晶体管的预定区域的半导体层、介电层，及导电层；再移除光阻。

再来，于该n型薄膜晶体管的预定区域顶面涂布光阻，再配合一个第二光罩定义欲成为n型薄膜晶体管的n型半导体层的外掺杂部的区域，并在曝光、显影后供硬化的光阻覆盖n型薄膜晶体管的预定区域中非为外掺杂部的预定区域（即外掺杂部的预定区域裸露），且将裸露的导电层移除；再以离子植入、镭射掺杂或是扩散的方式掺杂高浓度的n型载子，而成为该n型薄膜晶体管的外掺杂部；再移除光阻。

再来，于该n型薄膜晶体管的预定区域顶面涂布光阻，再配合一个第三光罩定义欲成为n型薄膜晶体管的n型半导体层的低外杂掺部的区域，并在曝光、显影后供硬化的光阻覆盖n型薄膜晶体管的预定区域中非为n型半导体层的预定区域（即n型半导体区裸露），并移除裸露的区域中剩余的导电层；再以离子植入或是扩散的方式掺杂n型载子，而形成掺杂浓度较该外掺杂部掺杂浓度低的低外掺杂部，且由于掺杂进低外掺杂部的载子浓度较低，所以，虽然也植入外掺杂部中，却不影响外掺杂部原有的掺杂浓度；再移除光阻，则初步构成n型薄膜晶体管基本结构的制作。

继续，再于该外掺杂部利用光罩搭配蚀刻的方式，形成供外掺杂部与外界电连接的电极。