[发明专利]半导体堆叠

权利要求书

1.一种半导体堆叠（1），用于进行至少一个逻辑操作，包括布置成堆叠配置的相邻层(2、2’)，其中每层(2、2’)包括至少一个相变存储器单元，其中，在加热器电端子(T2、T9)和至少两个另外的加热器电端子(T5、T6)之间提供相变材料（3），在加热器电端子(T2、T9)和两个另外的加热器电端子(T5、T6)的每个之间的相变材料（3）可在至少两个可逆地转换的相态，非结晶相态(3’)和结晶相态(3”)，之一中操作，其中，在使用时所述半导体堆叠可被配置以通过每层(2、2’)中的每个加热器电端子(T2、T9)和两个另外的加热器电端子(T5、T6)的每个之间的相变材料（3）的相态(3”、3’)的电阻(R2、R8、R3、R9)来存储信息，且基于在相邻层(2、2’)中存储的信息来进行所述逻辑操作。

2.根据权利要求1所述的半导体堆叠（1），其中，进行的逻辑操作对应于读取操作，在该读取操作中，读取在一组读取端子(T2-T9；T5-T6)之间的相邻层(2、2’)中存储的信息(R2、R8、R3、R9)。

3.根据权利要求2所述的半导体堆叠（1），其中，逻辑输入1和0分别由在每个相邻层(2、2’)的相变存储器单元中的加热器电端子(T2、T9)和两个另外的加热器电端子(T5、T6)的每个之间设置的相变材料（3）的非结晶相态(3’)和结晶相态(3”)的电阻(R2、R8、R3、R9)来表示。

4.根据权利要求2或3所述的半导体堆叠（1），其中，所述逻辑操作包括给定的逻辑OR操作，其对应于读取操作的一个方面，该读取操作的一个方面包括读取在该组读取端子(T2-T9；T5-T6)之间的至少一个路径(T2-T5-T9、T2-T6-T9；T5-T9-T6、T5-T2-T6)中的相邻层(2、2’)中存储的信息。

5.根据权利要求2、3或4所述的半导体堆叠（1），其中，所述进行的逻辑操作包括逻辑AND操作，所述逻辑AND操作的每个逻辑输入在所述读取操作的另一个方面中生成，该读取操作的另一个方面包括读取在该组读取端子(T2-T9；T5-T6)之间的给定路径(T2-T5-T9、T2-T6-T9；T5-T9-T6、T5-T2-T6)中的相邻层(2、2’)中存储的信息。

6.根据权利要求2到5中的任意一个所述的半导体堆叠（1），其中，所选的一组读取端子(T2-T9；T5-T6)用于所述读取操作。

7.根据权利要求1所述的半导体堆叠（1），其中所进行的逻辑操作与写入操作同时发生，所述写入操作关于在相邻层(2、2’)的写入路径(T2-T5-T9)中提供的写入端子(T5-T9)来进行，关于相邻层(2、2’)的至少一个存储路径(T2-T6-T9)中存储的信息的给定格式根据所述逻辑操作来修改。

8.根据权利要求7所述的半导体堆叠（1），其中，至少一个写入端子（T5）可配置为供应有相对于另一写入端子（T9）的结晶电压脉冲（V1）。

9.根据权利要求7或8的半导体堆叠（1），可被配置为在原地存储由所进行的逻辑操作修改的信息。

10.根据任一前述权利要求所述的半导体堆叠（1），其中，两个另外的加热器电端子(T5、T6)被共同提供给相邻层(2、2’)的各个相变存储器单元。

11.根据任一前述权利要求所述的半导体堆叠（1），其中，对于逻辑操作再配置，改变在相邻层(2、2’)之一中的相变存储器单元中的至少一个加热器电端子(T2、T9)和两个另外的加热器电端子(T5、T6)之一之间存储的信息。

12.一种阵列（100），包括多个半导体堆叠，每个半导体堆叠(1、10)如在权利要求1到11中的任意一个所述，彼此电接触且相对于彼此堆叠地提供所述多个半导体堆叠(1、10)。

13.根据权利要求12所述的阵列（100），其中，彼此堆叠地、彼此相邻地或前述组合地，提供所述多个半导体堆叠(1、10)。

14.根据权利要求12或13的阵列(100)，其中，所述多个半导体堆叠(1、10)相对于彼此三维地堆叠。