[发明专利]具有冗余单元的半导体存储器件和替换方法

权利要求书

1.一种存储器件，包括：

存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组，第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元；

数据线选择电路，配置为提供第一数据线、第二数据线和冗余数据线之一与输入/输出节点之间的数据路径，

其中所述数据线选择电路包括与第一存储单元组相对应的第一选择单元和与第二存储单元组相对应的第二选择单元，

其中所述冗余数据线共同连接到第一选择单元和第二选择单元，

其中所述存储单元阵列包括多个存储单元组，所述多个存储单元组包括所述第一存储单元组和所述第二存储单元组，并且所述多个存储单元组被分类为第一区域和第二区域，以及

其中当使用第一区域和第二区域之一的数据宽度选项被选择时，根据所选择的区域，通过所述第一选择单元或所述第二选择单元输出来自所述冗余数据线的数据。

2.根据权利要求1所述的存储器件，还包括：

选择控制逻辑，配置为基于针对所述存储器件所选择的输出数据宽度来控制数据线选择电路。

3.根据权利要求2所述的存储器件，其中所述选择控制逻辑配置为基于针对所述存储器件所选择的输出数据宽度、以及是否检测到第一和第二存储单元组之一中的带缺陷存储单元，来控制数据线选择电路。

4.根据权利要求1所述的存储器件，还包括：

选择控制逻辑，配置为基于是否检测到第一和第二存储单元组之一中的带缺陷存储单元来控制数据线选择电路。

5.根据权利要求1所述的存储器件，其中所述数据线选择电路包括复用器，配置为提供第一数据线、第二数据线和冗余数据线之一与输入/输出节点之间的数据路径。

6.根据权利要求1所述的存储器件，其中

所述存储单元阵列包括第一至第n存储单元组，其中n大于等于2，第一至第n存储单元组分别与第一至第n数据线相关联；以及

所述数据线选择电路配置为提供(i)冗余数据线以及第一至第n数据线与(ii)第一至第n输入/输出节点之间的数据路径。

7.根据权利要求6所述的存储器件，其中

所述数据线选择电路包括第一至第n选择单元，所述第一至第n选择单元中的每一个配置为选择性地提供连接节点和一组选择节点之一之间的数据路径，所述第一至第n选择单元中的每一个的连接节点与第一至第n输入/输出节点中的相应节点相关联；

所述第一选择单元具有与冗余数据线相连的至少一个选择节点，并且具有与第一数据线相连的至少另一个选择节点；

所述第二选择单元具有与冗余数据线相连的一个选择节点，具有与第一数据线相连的至少另一个选择节点，并且具有与第二数据线相连的再一个选择节点；以及

第i选择单元具有分别与第(i-2)数据线、第(i—1)数据线和第i数据线相连的三个选择节点，其中i是3至n。

8.根据权利要求7所述的存储器件，还包括：

选择控制逻辑，配置为基于针对所述存储器件所选择的输出数据宽度以及是否检测到第一至第n存储单元组之一中的带缺陷存储单元，来控制数据线选择电路。

9.根据权利要求8所述的存储器件，其中所述选择控制逻辑配置为在所选择的输出数据宽度是8的情况下，控制数据线选择电路提供第i存储单元组和第i输入/输出节点之间的数据路径，其中i在1和8之间。

10.根据权利要求9所述的存储器件，其中所述选择控制逻辑配置为在第一至第八存储单元组之一中存在检测到的带缺陷存储单元的情况下，用经由冗余数据线的访问替换经由第一至第八数据线之一的访问。