[发明专利]具有冗余单元的半导体存储器件和替换方法

说明书

在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入／输出节点之间的数据路径。

相关申请的交叉引用

本申请要求2012年11月7日在美国专利商标局递交的美国专利申请13/670,822和13/670,792以及2012年8月27日在韩国知识产权局递交的韩国专利申请10-2012-0093879和10-2012-0093883的权益，其公开全部合并在此作为参考。

技术领域

本发明构思涉及一种半导体存储器件，更具体地，涉及一种具有冗余单元的半导体存储器件和/或系统和/或与其相关联的方法。

背景技术

半导体存储器尺寸的不断增加已经导致了带缺陷单元出现概率的逐渐增加。根据修复这种带缺陷单元的现有方法，当带缺陷单元出现概率增加时，由于修复单元灵活性的限制，限制了冗余资源。此外，由于存储器密度增加，如果替换的单位冗余单元组是恒定的，那么替换的冗余单元的数目增加，导致了芯片尺寸的增加。

发明内容

至少一个实施例涉及存储器件。

在一个实施例中，存储器件包括存储单元阵列，所述存储单元阵列至少具有第一存储单元组、第二存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，第二存储单元组包括与第二数据线相关联的多个第二存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。数据线选择电路配置为提供第一数据线、第二数据线和冗余数据线之一与输入/输出节点之间的数据路径。

在一个实施例中，存储器件还包括选择控制逻辑，配置为基于针对存储器件所选择的输出数据宽度来控制数据线选择电路。

在一个实施例中，选择控制逻辑配置为基于针对存储器件所选择的输出数据宽度、以及是否检测到第一和第二存储单元组之一中的带缺陷存储单元，来控制数据线选择电路。

在一个实施例中，存储器件还包括选择控制逻辑，配置为基于是否检测到第一和第二存储单元组之一中的带缺陷存储单元来控制数据线选择电路。

在一个实施例中，数据线选择电路包括复用器，配置为提供第一数据线、第二数据线和冗余数据线之一与输入/输出节点之间的传输路径。

在一个实施例中，存储单元阵列包括第一至第n存储单元组，其中n大于等于2，第一至第n存储单元组分别与第一至第n数据线相关联。在此，数据线选择电路配置为提供(i)冗余数据线以及第一至第n数据线与(ii)第一至第n输入/输出节点之间的数据路径。在一个实施例中，数据线选择电路包括第一至第n选择单元，第一至第n选择单元中的每一个配置为选择性地提供连接节点和一组选择节点之一之间的数据路径。第一至第n选择单元中的每一个的连接节点与第一至第n输入/输出节点中的相应节点相关联。第一选择单元具有与冗余数据线相连的至少一个选择节点，并且具有与第一数据线相连的至少另一个选择节点。第二选择单元具有与冗余数据线相连的一个选择节点，具有与第一数据线相连的至少另一个选择节点，并且具有与第二数据线相连的再一个选择节点。第i选择单元具有分别与第(i-2)数据线、第(i-1)数据线和第i数据线相连的三个选择节点，其中i是3至n。在一个实施例中，选择控制逻辑配置为基于针对存储器件所选择的输出数据宽度以及是否检测到第一和第n存储单元组之一中的带缺陷单元来控制数据线选择电路。