[发明专利]具有冗余单元的半导体存储器件和系统及其方法

说明书

相关申请的交叉引用

本申请要求2012年11月7日在美国专利商标局递交的美国专利申请13/670,822和13/670,792以及2012年8月27日在韩国知识产权局递交的韩国专利申请10-2012-0093879和10-2012-0093883的权益，其公开全部合并在此作为参考。

技术领域

本发明构思涉及一种半导体存储器件，更具体地，涉及一种具有冗余单元的半导体存储器件和/或系统和/或与其相关联的方法。

背景技术

半导体存储器尺寸的不断增加已经导致了带缺陷单元出现概率的逐渐增加。根据修复这种带缺陷单元的现有方法，当带缺陷单元出现概率增加时，由于修复单元灵活性的限制，限制了冗余资源。此外，由于存储器密度增加，如果替换的单位冗余单元组是恒定的，那么替换的冗余单元的数目增加，导致了芯片尺寸的增加。

发明内容

至少一个实施例涉及存储器件。

在一个实施例中，存储器件包括存储单元阵列、数据线选择电路和选择控制逻辑。存储单元阵列至少具有第一存储单元组和冗余存储单元组。第一存储单元组包括与第一数据线相关联的多个第一存储单元，冗余存储单元组包括与冗余数据线相关联的多个冗余存储单元。选择控制逻辑配置为检测是否正在访问第一存储单元组中的带缺陷存储单元，并且配置为用经由冗余数据线的访问替换经由第一数据线的访问，使得用所述多个冗余存储单元之一来替换第一存储单元组中检测到的带缺陷存储单元。选择控制逻辑包括存储装置，配置为存储针对带缺陷存储单元的地址信息。地址信息包括对第一存储单元组中包括带缺陷存储单元的行和列进行标识的行地址信息和列地址信息。选择控制逻辑还包括控制信号产生逻辑，配置为基于地址信息和接收到的地址来产生用于控制数据线选择电路的控制信号。接收到的地址标识存储单元阵列中正被访问的至少一个存储单元。

在一个实施例中，控制信号产生逻辑包括比较器，比较器配置为将地址信息和接收到的地址进行比较，并且控制信号产生逻辑配置为基于比较产生控制信号。

在一个实施例中，比较器包括行比较器和列比较器。行比较器配置为将行地址信息与接收到的地址所表示的接收行地址进行比较。列比较器配置为将列地址信息与接收到的地址所表示的接收列地址进行比较。

在一个实施例中，行比较器包括行地址存储单元。行地址存储单元配置为从存储装置接收行地址信息，并且存储行地址信息。

在一个实施例中，列比较器包括列地址存储单元。列地址存储单元配置为从存储装置接收列地址信息，并且存储列地址信息。

在一个实施例中，存储装置是非易失性存储器件，并且行和列地址存储单元是易失性存储器件。例如，易失性存储器件可以是内容可寻址存储器。

在一个实施例中，比较器配置为基于比较产生选择信号。选择信号表示是否存在带缺陷存储单元，并且标识包括带缺陷存储单元的存储单元组，并且控制信号产生逻辑配置为基于选择信号产生控制信号。

在一个实施例中，控制信号产生逻辑还包括代码产生器，配置为基于选择信号产生控制信号。例如，控制信号包括用于控制数据线选择电路中的每一个选择单元的操作的比特。

在一个实施例中，存储单元阵列包括第一至第n存储单元组，其中n大于等于2。第一至第n存储单元组分别与第一至第n数据线相关联。这里，数据线选择电路配置为在(i)冗余数据线和第一至第n数据线以及(ii)第一至第n输入/输出节点之间提供数据路径。

在一个实施例中，数据线选择电路包括第一至第n选择单元。第一至第n选择单元中的每一个与第一至第n输入/输出节点中的相应节点相关联。第一至第n选择单元中的每一个具有与第一至第n数据线中的相应数据线相关联的第一节点，并且具有与冗余数据线和第一至第n数据线之一相关联的第二节点。第一至第n选择单元中的每一个配置为基于控制信号，提供从第一和第二节点之一到第一至第n输入/输出节点中的相关联节点的数据路径。在一个实施例中，第一至第n选择单元中的每一个包括复用器。在一个实施例中，第一至第n输入/输出节点中的每一个是DQ焊盘(pad)。在一个实施例中，控制信号产生逻辑包括比较器，配置为将地址信息和接收到的地址进行比较，并且控制信号产生逻辑配置为基于比较产生控制信号。

在一个实施例中，比较器配置为基于比较产生选择信号。选择信号表示是否存在带缺陷存储单元，标识第一至第n存储单元组中包括所述带缺陷存储单元的存储单元组，并且控制信号产生逻辑配置为基于选择信号产生控制信号。