[发明专利]非易失性半导体存储器元件

说明书

技术领域

本发明涉及一种非易失性半导体存储器元件。

背景技术

半导体存储器元件为数据可以被储存和储存的数据可以被读取的元件。半导体存储器元件可以分类为易失性存储器元件和非易失性存储器元件。易失性存储器元件需要供应电源持续存在以保存数据，而非易失性存储器元件在供应电源消失时仍可保存数据。因此，非易失性存储器元件广泛地使用在电源可能突然被干扰的应用上。

非易失性存储器元件包含电可抹除只读存储器(Electrically Erasable and Programmable ROM,EEPROM)单元，例如flash EEPROM单元。图1显示一flash EEPROM单元10的垂直剖面图。参照图1，一深N型阱(deep n-type well)12形成于一P型基底11或一主体区域上，而一P型阱13形成于该N型阱12上。一N型源极区域14和一N型漏极区域15形成于该P型阱13内。一P型通道区域(未绘示)形成于该源极区域14和该漏极区域15之间。由一绝缘层16所隔离的一浮接栅极17形成在该P型通道区域上方。由另一绝缘层18所隔离的一控制栅极19形成在该浮接栅极17上方。

图2显示该flash EEPROM单元10在编程运作和抹除运作期间的临界电压范围。参照图2，该flash EEPROM单元10在编程运作期间具有较高的临界电压范围(大约6至7V)，而在抹除运作期间具有较低的临界电压范围(大约1至3V)。

参照图1和图2，在编程运作期间，热电子必须从邻近该漏极区域15的该通道区域注入至该浮接栅极电极，因此该EEPROM单元的临界电压范围会增加。反之，在编程运作期间注入至该浮接栅极17的热电子在抹除运作期间必须被移除，因此该EEPROM单元的临界电压范围会下降。据此，该EEPROM单元的临界电压值在编程和抹除运作后会产生变化。

图3显示一典型的使用NOR架构的flash存储器阵列的局部示意图。参照图3，该flash存储器阵列30包含多个存储器单元晶体管31至33。这些单元晶体管位于由多条字线WL1至WL4、多条位线BL1至BL4以及一条源极线(source line)SL1所交错的区域。图3中的两相邻flash存储器单元31和32，其电性连接至相同的字线WL1和不同的位线BL1和BL2，共享相同的源极线SL1。

在编程运作期间，一编程电压VPP(大约4V)会施加至电性连接至一选择的单元存储器的位线上，一地(ground)电压VSS会施加至电性连接至该选择的单元存储器的源极线上，且一高电压VH(大约9V)会施加至电性连接至该选择的单元存储器的字线上。同时，该地电压VSS会施加至电性连接至未被选择的单元存储器的字线上。举例而言，如果该存储器单元31选择为被编程而该存储器单元32选择为不被编程，则该编程电压VPP会施加至该位线BL1上，该地电压VSS会施加至该源极线SL1、该位线BL2和其他字线WL2至WL4上，且该高电压VH会施加至该字线WL1上。在此状况下，该单元存储器31的临界电压值会藉由编程运作而提高。然而，由于该编程电压VPP会施加至电性连接至所有单元存储器的相同位线上，另一相邻该单元存储器31的未被选择的单元存储器33的状态可能也会被影响。这个现象称为编程扰乱(program disturb)。当编程扰乱发生时，未被选择的单元存储器33的临界电压值可能会被改变。

据此，有必要提出一种改良的机制以解决编程扰乱的影响。

发明内容

本发明提供一种非易失性半导体存储器元件，其包含一存储器阵列、一步阶电压产生器以及一解码和电平转换电路。该存储器阵列包含多个存储器单元和电性连接至这些存储器单元的多条位线。该步阶电压产生器用以产生至少以两步阶方式变化的一步阶电压。该解码和电平转换电路用以选择这些位线中的其中一条，以将该步阶电压作为编程电压而施加至所选择的位线上。

附图说明

图1显示一flash EEPROM单元的垂直剖面图。

图2显示该flash EEPROM单元在编程运作和抹除运作期间的临界电压范围。

图3显示一典型的使用NOR架构的flash存储器阵列的局部示意图。

图4显示结合本发明一实施例的一非易失性半导体存储器元件的方块示意图。

图5显示图4所示的该存储器阵列的局部示意图。

图6显示图4所示的该步阶电压产生器的一实施例的电路示意图。

图7显示图6所示的该步阶电压产生器的一可能输出波形图。

图8显示该存储器阵列在编程运作期间的一可能时序图。