[发明专利]多芯片封装系统

说明书

多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从所述半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值来控制对信号传输线的终结操作。

相关申请的交叉引用

本申请要求2013年4月11日提交的申请号为10-2013-0040066的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种包括多个半导体芯片的多芯片封装系统。

背景技术

一般地，包括双数据速率同步DRAM（DDR SDRAM）的半导体器件已经在各种方向发展以满足用户的需求。发展方向可以包括封装技术。近来已经提出多芯片封装作为半导体器件的封装技术。多芯片封装包括构造单芯片的多个半导体芯片，并且具有存储功能的多个存储芯片可以用来增加存储容量，或者具有不同功能的多个存储芯片可以用来改善期望的性能。供作参考，多芯片封装可以根据配置而分成单层多芯片封装和多层多芯片封装。单层多芯片封装包括彼此平行地布置在同一平面上（例如，共面）的多个半导体芯片，并且多芯片封装中层叠有多个半导体芯片。

图1是用于解释现有的多芯片封装的框图。

参见图1，多芯片封装包括多个半导体芯片110和控制半导体芯片110的控制器120。多个半导体芯片110和控制器120经由单传输线LL彼此连接，并且控制器120经由信号传输线LL传送预定的信号以便控制多个半导体芯片110。

此外，近来半导体器件已经沿着储存更大量的数据并且以更高的速度执行各种操作的方向发展。因此，已经逐步地增加如上所述的构造多芯片封装的半导体芯片110的数目。当半导体芯片110的数目增加时，会意味着与控制器120连接的单传输线LL的负载也增加。此外，当信号传输线LL的负载增加时，会意味着与增加的负载相对应的延迟量被额外地反映到经由信号传输线LL传送的信号中。当延迟量显著地增加时，信号不会以高速度来传送。

发明内容

各种示例性实施例涉及一种能根据与多个半导体芯片共同连接的传输线的状态来控制信号传输状态的多芯片封装系统。

根据本发明的一个实施例，一种多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值控制对信号传输线的终结操作。

根据本发明的另一个实施例，一种多芯片封装系统包括：控制器，所述控制器适用于产生用于控制多个半导体芯片的使能操作的使能信号；开关模块，所述开关模块适用于将信号传输线与多个半导体芯片耦接，其中，要耦接的半导体芯片的数目响应于使能信号来确定；以及终结控制器，所述终结控制器适用于响应于使能信号而控制对信号传输线的终结操作。

根据本发明的另一个实施例，一种多芯片封装包括与用于传送预定信号的穿通硅通孔（TSV）耦接的多个半导体芯片。每个半导体芯片包括：芯片身份（ID）发生器，所述芯片ID发生器适用于产生相应半导体芯片的芯片ID，以及终结控制器，所述终结控制器用于响应于芯片ID发生器的输出信号而控制对TSV的终结操作。

根据本发明的另一个实施例，一种多芯片封装系统包括：多芯片封装，所述多芯片封装包括与用于传送预定信号的TSV耦接的多个半导体芯片；以及控制器，所述控制器适用于响应于多个半导体芯片的数目而控制对TSV的终结操作。

附图说明

图1是用于解释现有的多芯片封装的框图。

图2是用于解释根据本发明的一个示例性实施例的多芯片封装系统的框图。