[发明专利]使用软编程的非易失性存储器(NVM)

说明书

本发明涉及使用软编程的非易失性存储器(NVM)。一种半导体存储器器件（10）包括存储器控制器（12）、以及耦合以与所述存储器控制器通信的存储器单元的阵列（20）。所述存储器控制器被配置成使用第一软程序电压和第一软程序验证水平执行第一软程序操作（56），以及确定是否已经达到第一电荷捕获阈值（54）。当已经达到所述第一电荷捕获阈值的时候，使用第二软程序电压和第二软程序验证水平执行第二软程序操作（56）。

技术领域

本公开通常涉及非易失性存储器(NVM)，并且更具体地说，涉及包括软编程的NVM。

背景技术

非易失性存储器（NVM）通常要求特殊的程序和擦除的操作，并且存在对这些操作可以被执行的次数的限制。在已成功擦除的擦除存储器单元期间可能继续经受擦除条件，而其它存储器单元仍然被擦除。缓慢擦除的这些比特或可被称为缓慢比特。一些存储器单元可能被过度擦除，然后必须经受压缩，并且然后被软编程以克服与过擦除相关联的问题，诸如作为嵌入式擦除操作的一部分的过度泄漏。软编程通常花费相对较长的时间，因为每个地址被完成并且有低偏置。随着越来越多的单元需要被软编程，可能最终引起嵌入式擦除操作在指定的最大时间内不能完成。软程序时间是嵌入式擦除时间的主要部分。对于大块（>64KB），软程序时间控制了嵌入式擦除时间。随着时间，也许随着成千上万个或更多周期的推移的另一个问题是存储器单元变弱或缓慢擦除，并且软程序也是这样。长的擦除时间可以变为重要的并且或可仅与一些缓慢擦除的比特相关，因此引起主要群体被过度擦除。因此需要甚至更长的软程序时间来完成嵌入式擦除。

因此，需要NVM系统以改进上面提出的一个或多个问题。

附图说明

本发明通过举例的方式说明并没有被附图所限定，在附图中，类似的附图标记指示相似的元件。附图中的元件为了简单以及清晰而被图示，并且不一定按比例绘制。

图1是根据实施例的NVM系统；

图2是有助于理解图1的NVM系统的图；

图3是有助于理解图1的NVM系统的图；

图4是有助于理解图1的NVM系统的图；

图5是有助于理解图1的NVM系统的图；

图6是有助于理解图1的NVM系统的流程图。

具体实施方式

一方面，基于已经满足了电荷捕获阈值的确定更改软编程处理。这个更改包括改变软编程电压和降低验证水平两者。通过参考附图和下面的书面描述将对此更好地理解。

图1示出的是非易失性存储器（NVM）系统10，该NVM系统10具有存储器控制器12、电荷泵14、以及具有被引用为NVM阵列20的主要部分和被引用为偏置条件18的次要部分的NVM存储器16。这两个部分可以是不同的块。存储器控制器12包括程序/擦除脉冲计数器，该程序/擦除脉冲计数器对累积的程序/擦除周期的数量、每个擦除操作的脉冲的数量、以及每个程序操作的脉冲的数量进行计数。在NVM阵列中示出的是以典型形式连接到字线WL1和WL2以及位线BL1和BL2的NVM单元11、13、15以及17。示出的是浮置栅极NVM单元，但是它们可以使用纳米晶体或氮化物用于电荷存储。NVM阵列20可以是单一阵列或进一步被划分成块。这些块允许通过块而不是整个阵列擦除。例如，偏置条件部分18可以从NVM阵列20单独擦除。NVM单元可以被引用为比特。