[发明专利]多晶硅栅极的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种多晶硅栅极的形成方法。

背景技术

现有多晶硅栅极的形成方法包括：

如图1所示，提供衬底1，在衬底1上形成多晶硅层2、位于多晶硅层2上的底部抗反射层（Barc）3、及位于底部抗反射层3上的光刻胶层4；

如图2所示，对光刻胶层4（如图1所示）进行图形化，形成图形化的光刻胶层41，对底部抗反射层3（如图1所示）进行图形化，形成图形化的底部抗反射层31；

如图3所示，以图形化的光刻胶层41为掩模，对多晶硅层2（如图2所示）进行刻蚀，形成多晶硅栅极21。

然而，利用上述方法所形成的多晶硅栅极21的线宽粗糙度（Line Width Roughness，简称LWR）较大，给半导体器件的性能带来了不良的影响。

发明内容

本发明要解决的问题是：多晶硅栅极的线宽粗糙度较大。

为解决上述问题，本发明提供了一种多晶硅栅极的形成方法，包括：

提供衬底；

在所述衬底上形成多晶硅层、及位于多晶硅层上的图形化掩模层；

以所述图形化掩模层为掩模，对所述多晶硅层进行第一各向异性干法刻蚀，以去除部分厚度的多晶硅层，形成多晶硅栅极的上部；

在加热条件下，利用含H₂的气体进行第二各向异性干法刻蚀，以对所述多晶硅栅极上部的侧壁进行修整；

所述第二各向异性干法刻蚀之后，对所述多晶硅层进行第三各向异性干法刻蚀，以去除所述部分厚度的多晶硅层下方的剩余多晶硅层，形成多晶硅栅极。

可选地，所述加热条件为500至1500℃，所述第二各向异性干法刻蚀的工艺参数包括：H₂的流量为500至2000sccm，压强为0.5atm至1.5atm，时间为2至10min。

可选地，所述部分厚度占多晶硅层总厚度的三分之一至二分之一。

可选地，所述图形化掩模层的形成方法包括：

在所述多晶硅层上形成底部抗反射层、及位于底部抗反射层上的光刻胶层；

对所述光刻胶层及底部抗反射层进行图形化，形成所述图形化掩模层。

可选地，所述图形化掩模层的形成方法包括：

在所述多晶硅层上形成硬掩模层、位于硬掩模层上的底部抗反射层、及位于底部抗反射层上的光刻胶层；

对所述光刻胶层及底部抗反射层进行图形化；

以图形化的光刻胶层为掩模，对所述硬掩模层进行刻蚀，形成所述图形化掩模层；

去除图形化的光刻胶层及底部抗反射层。

可选地，所述图形化掩模层的形成方法包括：

在所述多晶硅层上形成硬掩模层、位于硬掩模层上的无定型碳层、位于无定型碳层上的介电抗反射层、位于介电抗反射层上的底部抗反射层、及位于底部抗反射层上的光刻胶层；

对所述光刻胶层及底部抗反射层进行图形化；

以图形化的光刻胶层为掩模，对所述介电抗反射层进行图形化；

去除所述图形化的光刻胶层及底部抗反射层之后，以图形化的介电抗反射层为掩模，对所述无定型碳层进行图形化；

去除所述图形化的介电抗反射层之后，以图形化的无定型碳层为掩模，对所述硬掩模层进行图形化，形成所述图形化掩模层；

去除所述图形化的无定型碳层。

可选地，所述介电抗反射层的材料为氮氧化硅。

可选地，所述硬掩模层的材料为氮化硅、氧化硅或氮氧化硅。

可选地，所述第二各向异性干法刻蚀之后、第三各向异性干法刻蚀之前，还包括：去除所述图形化掩模层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案先形成多晶硅栅极的上部；然后，在加热条件下，利用含H₂的气体进行各向异性干法刻蚀，以对多晶硅栅极上部的侧壁进行修整，修整后的多晶硅栅极上部的线宽粗糙度比修整前的多晶硅栅极上部的线宽粗糙度小；再以修整后的多晶硅栅极上部为掩模，形成多晶硅栅极的下部，由于修整后的多晶硅栅极上部的线宽粗糙度较小，因而在后续以多晶硅栅极的上部为掩模形成多晶硅栅极的下部时，所形成多晶硅栅极的下部的线宽粗糙度也较小，使得整个多晶硅栅极的线宽粗糙度也减小了。

进一步地，通过控制在利用含H₂的气体进行各向异性干法刻蚀步骤中的工艺参数，可以调整多晶硅栅极的关键尺寸，使其符合设计要求值，而不至于因多晶硅栅极的关键尺寸不符合要求而使整个半导体器件报废，降低了制造成本。