[发明专利]分栅电阻器结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种分栅电阻器结构及其制作方法。

背景技术

在诸如存储器之类的半导体器件的制造过程中，很多情况下，会需要制造电阻器结构。

现有技术中的分栅电阻器结构如图1所示，包括：设有浅沟道隔离层的半导体衬底10，形成于所述浅沟道隔离层表面的若干分栅电阻20，所述分栅电阻20之间设有沟槽；形成于所述分栅电阻20表面的第一侧墙30；形成于沟槽内的第二侧墙40，所述第二侧墙40遮挡住所述分栅电阻20并与所述第一侧墙30的侧表面紧贴；形成于沟槽内所述第二侧墙40表面的虚拟栅极50；形成于所述分栅电阻20和第一侧墙30侧表面的栅极侧墙60，所述栅极侧墙60遮挡住所述第一侧墙30的侧表面。

由于现有技术中的分栅电阻器结构中所述分栅电阻20的宽度（即平行于半导体衬底10表面方向的长度，L1或L2）受限于所述第一侧墙30的宽度L（即横截面宽度L），也就是说，在工艺设计时，当所述第一侧墙30的宽度L固定时，所述分栅电阻20的宽度（L1或L2）也就只能等于所述第一侧墙30的宽度L。由于分栅电阻20的宽度可以决定分栅电阻20阻值的大小，在其他条件不变，工艺需要不同阻值的分栅电阻20时，只能改变分栅电阻20的长度，而无法改变分栅电阻20的宽度，实用性和灵活性并不好。

发明内容

本发明的目的在于提供一种分栅电阻器结构及其制作方法改变分栅电阻的长度。

为了实现上述目的，本发明提出一种分栅电阻器的制作方法，包括步骤：

提供半导体衬底；

在所述半导体衬底上依次形成分栅电阻层以及硬掩模层；

刻蚀所述硬掩模层，形成沟槽，所述沟槽暴露出所述分栅电阻层；

在所述沟槽中形成侧墙；

在所述侧墙中形成虚拟栅极，所述侧墙隔离所述分栅电阻层与虚拟栅极；

刻蚀去除所述硬掩模层，暴露出一部分所述分栅电阻层；

刻蚀去除暴露的分栅电阻层，剩余的分栅电阻层位于所述侧墙与所述半导体衬底之间。

进一步的，在所述分栅电阻器的制作方法中，所述半导体衬底设有浅沟道隔离层，所述分栅电阻层以及硬掩模层均形成在所述浅沟道隔离层表面。

进一步的，在所述分栅电阻器的制作方法中，所述分栅电阻层的材质为多晶硅。

进一步的，在所述分栅电阻器的制作方法中，所述分栅电阻层的厚度范围是300埃～800埃。

进一步的，在所述分栅电阻器的制作方法中，所述硬掩模层的材质为氮化硅。

进一步的，在所述分栅电阻器的制作方法中，所述硬掩模层的厚度范围是2500埃～3500埃。

进一步的，在所述分栅电阻器的制作方法中，所述沟槽的宽度范围小于0.3μm。

进一步的，在所述分栅电阻器的制作方法中，所述侧墙为单层侧墙或者多层侧墙。

进一步的，在所述分栅电阻器的制作方法中，所述侧墙为单层侧墙，所述侧墙的材质为氧化硅或氮化硅。

进一步的，在所述分栅电阻器的制作方法中，所述侧墙为多层侧墙，所述侧墙包括第一侧墙以及第二侧墙，所述第一侧墙以及所述第二侧墙的材质为氧化硅或氮化硅。

进一步的，在所述分栅电阻器的制作方法中，在刻蚀去除所述暴露的分栅电阻层之后，在所述侧墙以及剩余的分栅电阻层的两侧形成栅极侧墙。

进一步的，本发明还提出一种分栅电阻器的结构，采用上文所述的方法形成，包括：

形成于半导体衬底上的分栅电阻层；

形成于所述分栅电阻层上的侧墙；

形成于所述侧墙上的虚拟栅极。

进一步的，在所述分栅电阻器的结构中，所述分栅电阻器的结构还包括形成于所述侧墙以及分栅电阻层两侧的栅极侧墙。

与现有技术相比，本发明的有益效果主要体现在：刻蚀硬掩模层形成沟槽之后，在所述沟槽中形成侧墙，并接着在所述侧墙中形成虚拟栅极，由于所述分栅电阻层被所述侧墙保护，不再刻蚀所述沟槽中的分栅电阻层，从而使得分栅电阻的宽度容易调节，进而增大了所述分栅电阻的实用和灵活性。

附图说明

图1为现有技术中分栅电阻器的结构示意图；

图2为本发明一实施例的分栅电阻器制作方法的流程图；

图3至图6为本发明一实施例的分栅电阻器制作过程中的结构示意图。

具体实施方式