[发明专利]部分耗尽绝缘体上硅器件结构

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种部分耗尽绝缘体上硅器件结构。

背景技术

绝缘体上硅(silicon on insulator，简称SOI)技术中，器件仅制造于表层很薄的硅膜中，器件与底层衬底之间由一氧化物的绝缘区埋层隔离，该结构的寄生电容小，使得SOI器件拥有高速度和低功耗的特点。由于SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术的集成密度高、抗辐射性能好，所以，SOI技术广泛应用于射频、高压以及抗辐照等领域。

SOI MOS器件根据体区是否耗尽分为部分耗尽SOI(PDSOI)和全耗尽SOI(FDSOI)。其中，部分耗尽SOI MOS的体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOINMOS的阈值电压降低继而漏电流增加，导致器件的输出特征曲线有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设计时应尽量避免。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此，SOI PMOS中的Kink效应不明显。

为了解决部分耗尽SOI NMOS存在的问题，现有技术通常采用体接触(body contact)的方法将“体”接固定电位(源端接地)。图1是现有技术中的部分耗尽绝缘体上硅器件结构的俯视图，图2为图1中沿线AA'的剖面图。现有技术中的部分耗尽绝缘体上硅器件结构100包括半导体衬底101、器件有源区139(图1中虚线框所示区域)、栅极140、体接触有源区150。其中，所述半导体衬底101包括依次自下至上依次层叠的底层衬底110、绝缘区埋层120以及上层衬底130，所述器件有源区139位于所述上层衬底130中，所述器件有源区139具有体区131、源区132和漏区133，所述栅极140横跨所述器件有源区139上，所述体区131位于所述栅极140下方，所述源区132和漏区133分别位于所述栅极140的两侧，所述体接触有源区150位于所述器件有源区132的宽度方向W一侧的所述上层衬底130中。所述栅极140通过第一通孔接触141与所述体接触有源区150连通，从而使得所述栅极140和所述体区131连接到一起，从而形成动态阈值MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金氧半场效晶体管)。在PDSOI MOSFET中，由于所述栅极140的厚度有限，所述体区131的寄生电阻190会使动态阈值MOSFET开启不均匀，从而影响器件的性能。

发明内容

本发明的目的在于提供一种部分耗尽绝缘体上硅器件结构，能够提高部分耗尽绝缘体上硅器件中动态阈值晶体管开启电压的均匀性。

为解决上述技术问题，本发明提供一种部分耗尽绝缘体上硅器件结构，包括：

半导体衬底，包括依次自下至上依次层叠的底层衬底、绝缘区埋层以及上层衬底；

器件有源区，位于所述上层衬底中，所述器件有源区具有体区、源区和漏区；

栅极，横跨所述器件有源区上，所述体区位于所述栅极下方，所述源区和漏区分别位于所述栅极的两侧；

体接触有源区，位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触；

其中，所述栅极与所述体接触有源区电气连接。

进一步的，所述栅极中具有第一通孔接触，所述体接触有源区上具有至少一第二通孔接触，所述第一通孔接触与所述第二通孔接触通过互连层连接。

进一步的，所述栅极的长度大于所述器件有源区的长度，所述第一通孔接触位于所述器件有源区以外的所述栅极中。

进一步的，所述互连层为第一金属互连层。

进一步的，所述浅隔离区为浅槽隔离。

进一步的，所述浅隔离区的材料为氧化硅。

进一步的，所述体区和体接触有源区为P型掺杂，所述源区和漏区为N型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度；或所述体区和体接触有源区为N型掺杂，所述源区和漏区为P型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度。