[发明专利]写操作方法及装置

权利要求书

1.一种写操作方法，其特征在于，包括：

根据第一数据和与待写地址对应的原数据确定待写的第一差异比特，并根据第二数据和所述与待写地址对应的原数据确定待写的第二差异比特，其中所述第二数据为所述第一数据的取反；

分别确定写入所述第一差异比特的延时和写入所述第二差异比特的延时；

如果写入所述第一差异比特的延时大于写入所述第二差异比特的延时，则将所述第二差异比特写入存储芯片，如果写入所述第二差异比特的延时大于写入所述第一差异比特的延时，则将所述第一差异比特写入存储芯片。

2.根据权利要求1所述的方法，其特征在于，所述分别确定写入所述第一差异比特的延时和写入所述第二差异比特的延时，包括：

根据可并行写入比特的数目、写比特0的时间和写比特1的时间、以及所述第一差异比特中比特0的数目和比特1的数目，确定所述写入所述第一差异比特的延时，并根据可并行写入比特的数目，写比特0的时间和写比特1的时间，以及所述第二差异比特中比特0的数目和比特1的数目，确定所述写入所述第二差异比特的延时。

3.根据权利要求2所述的方法，其特征在于，所述根据可并行写入比特的数目、写比特0的时间和写比特1的时间、以及所述第一差异比特中比特0的数目和比特1的数目，确定所述写入所述第一差异比特的延时，包括：

根据可并行写入1的数目、写比特0的时间和写比特1的时间、以及所述第一差异比特中比特0的数目和比特1的数目，确定所述写入所述第一差异比特的延时，

其中所述根据可并行写入比特的数目，写比特0的时间和写比特1的时间，以及所述第二差异比特中比特0的数目和比特1的数目，确定所述写入所述第二差异比特的延时，包括：

根据可并行写入1的数目，写比特0的时间和写比特1的时间，以及所述第二差异比特中比特0的数目和比特1的数目，确定所述写入所述第二差异比特的延时。

4.根据权利要求3所述的方法，其特征在于，

确定的所述写入所述第一差异比特的延时为T₁：

确定的所述写入所述第二差异比特的延时为T₂：

其中，N₁₀表示所述第一差异比特中比特0的数目，N₁₁表示所述第一差异比特中比特1的数目，N₂₀表示所述第二差异比特中比特0的数目，N₂₁表示所述第二差异比特中比特1的数目，A₁表示可并行写入1的数目，t₀表示写比特0的时间，t₁表示写比特1的时间，以及表示向上取整。

5.根据权利要求1-4中的任一项所述的方法，其特征在于，所述存储芯片为相变PCM存储芯片。

6.根据权利要求2所述的方法，其特征在于，所述根据可并行写入比特的数目、写比特0的时间和写比特1的时间、以及所述第一差异比特中比特0的数目和比特1的数目，确定所述写入所述第一差异比特的延时，包括：

根据可并行写入0的数目、写比特0的时间和写比特1的时间、以及所述第一差异比特中比特0的数目和比特1的数目，确定所述写入所述第一差异比特的延时；

所述根据可并行写入比特的数目，写比特0的时间和写比特1的时间，以及所述第二差异比特中比特0的数目和比特1的数目，确定所述写入所述第二差异比特的延时，包括：

根据可并行写入0的数目，写比特0的时间和写比特1的时间，以及所述第二差异比特中比特0的数目和比特1的数目，确定所述写入所述第二差异比特的延时。

7.根据权利要求6所述的方法，其特征在于，

确定的所述写入所述第一差异比特的延时为T₁：

确定的所述写入所述第二差异比特的延时为T₂：

其中，N₁₀表示所述第一差异比特中比特0的数目，N₁₁表示所述第一差异比特中比特1的数目，N₂₀表示所述第二差异比特中比特0的数目，N₂₁表示所述第二差异比特中比特1的数目，A₀表示可并行写入1的数目，t₀表示写比特0的时间，t₁表示写比特1的时间，以及表示向上取整。