[发明专利]一种改进型8051IP核

权利要求书

1.一种改进型8051IP核，其特征在于，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，所述译码模块采用四级流水线并行分段处理，将每条指令划分为取指译码、取数、运算、回写四个阶段，每一阶段访问不同的数据，四级流水线并行执行。

2.根据权利要求1所述的改进型8051IP核，其特征在于，所述IP核中的基本时间单位采用时钟周期。

3.根据权利要求1所述的改进型8051IP核，其特征在于，所述ROM模块的位宽为24位，具体是由一个8bit位宽存储体和一个16bit位宽存储体组成，设addr为输入地址，addr8为8位存储体地址，addr16为16位存储体地址，则：

当addr为奇数时:addr8=addr;addr16=(addr+1)2;]]>

当addr为偶数时:addr8=addr+2;addr16=(addr+2)2;]]>

最后将两个存储体的输出数据组合成24位数据输出。

4.根据权利要求2所述的改进型8051IP核，其特征在于，所述运算模块采用单周期乘法器和单周期除法器。

5.根据权利要求4所述的改进型8051IP核，其特征在于，所述单周期除法器采用基-4除法器，每个时钟周期产生2位商，4个该除法器并行运算，每次产生8位商，其计算方法是：

(1)先判断除数是否为0，如果是0则商和余数都返回0，如果除数不是0则进行步骤(2)；

(2)根据除数和被除数进行商选择判断，其中q表示商，Dd表示被除数，Ds表示除数，其方法是：

(3)计算余数R=Dd-q×Ds。

6.根据权利要求1所述的改进型8051IP核，其特征在于，所述RAM模块分为内部RAM模块、外部RAM模块、特殊功能RAM模块，其中内部RAM模块用于接收运算模块产生的数据，存储需要保存和改写的数据，外部RAM模块用于存储内部RAM模块存放不下的内容，特殊功能RAM模块，用于连接外围模块的寄存器。

7.根据权利要求6所述的改进型8051IP核，其特征在于，所述内部RAM模块采用双口RAM。