[发明专利]一种钌薄膜的制备方法

说明书

技术领域

本发明属于集成电路铜互连工艺技术领域，具体涉及一种钌薄膜的制备方法。

背景技术

在现代集成电路的铜互连技术中，有效的阻挡层必须既能阻止铜扩散进入介质层，又能改善阻挡层与介质层和铜之间的粘附性。众所周知，在0.13微米的技术节点中，钽/氮化钽（Ta/TaN）双层阻挡层已经被成功应用于工业铜互连技术中。然而，当集成电路的最小特征尺寸逐渐缩小到32纳米或以下，Ta/TaN双层阻挡层面临了很多的问题，比如阻挡层和铜种籽层的等比例缩小将面临严重困难。同时，随着半导体器件特征尺寸的逐渐减小，高介电常数的栅介质材料得到了广泛应用，这亟需与之匹配低阻且界面特性良好的栅金属材料，对于需要高的栅金属功函数的p型MOSFET（金属-氧化物-半导体场效应晶体管）来说尤为重要，而且动态随机存取存储器最（DRAM）和铁电存储器（FRAM）等存储器也需要性能优良的电极材料。

在作为扩散阻挡层的各种材料中，钌（Ru）是最有前途的一种材料，这是因为Ru是一种惰性金属，与铜的粘附性比较好，而且，钌和氧化钌薄膜都具有较低的电阻率和较高的功函数，是性能优良的金属电极材料。然而，由物理气相沉积(PVD)方法溅射得到的钌扩散阻挡层和籽晶铜层的等比例缩小面临困难，台阶覆盖性变得较差，可能会导致沟槽和通孔产生空洞。

发明内容

本发明的目的在于提出一种钌薄膜的制备方法，以得到性能良好的阻挡层材料和金属栅电极材料。

本发明提出的钌薄膜的制备方法，采用等离子体原子层淀积技术，具体步骤为：

（1）反应腔一般预先加热至225℃~275℃，优选250℃；将需要生长钌薄膜的基底放入反应腔中；

（2）利用等离子体增强原子层淀积工艺制备钌薄膜，钌薄膜厚度由反应周期数控制；一般控制反应周期数为150~300为宜。   

本发明中，利用等离子体增强原子层淀积工艺制备钌薄膜的单个反应周期包括：将双(乙基环戊二烯基)钌(II)加热至105℃~120℃，优选115℃，得到的挥发气体通入反应腔中，通入时间为2秒~8秒，优选5秒，排空反应腔，用功率为80瓦~120瓦（w）的氧气等离子体对基底进行曝光，优选100瓦（w），曝光时间为0.5秒~3秒，排空反应腔； 

（3）在氢气和氮气的混合气体氛围下对所制得的钌薄膜进行高温退火处理。所述的氢气和氮气的混合气体中，氢气的（流量）比例为3%~10%。所述的高温退火的温度为250℃~450℃，退火时间为2分钟~5分钟。

本发明首先利用等离子体增强原子层淀积工艺制备钌薄膜，再对所制得的钌薄膜进行高温退火处理。等离子体增强原子层淀积工艺可以在纳米级精确地控制钌薄膜的生长厚度，并且所制备的钌薄膜在大面积范围内具有好的均匀性，而高温退火工艺可以实现氧化钌向钌的转变，增加钌薄膜的纯度。

本发明的钌薄膜的制备方法还可以减少钌薄膜的制备时间，降低时间成本。

附图说明

图1至图4为对在相同的反应周期、不同的氧气等离子体曝光时间下得到的钌薄膜进行X射线光电子能谱分析的钌薄膜特性图。

图5为对通过等离子体增强原子层淀积工艺得到钌薄膜进行高温退火前后的X射线光电子能谱分析的对比特性图。

具体实施方式

下面所描述的是通过本发明所提出的钌薄膜的方法制备钌薄膜的一个实施例，包括：

首先，将反应腔加热至250℃并将需要生长钌薄膜的基底放入反应腔中，然后利用等离子体增强原子层淀积工艺，通过控制反应周期数得到预设厚度的钌薄膜，其中，利用等离子体增强原子层淀积工艺制备钌薄膜的单个反应周期包括：以双(乙基环戊二烯基)钌(II)（Ru(EtCp)₂）为前驱体，将Ru(EtCp)₂加热至115℃得到的挥发气体通入反应腔中，通入时间为5秒；排空反应腔；用功率为100瓦的氧气等离子体对基底进行曝光，持续时间为0.5秒~3秒；排空反应腔。

表1为在氧气等离子体曝光时间为1秒（s）时，经过不同的反应周期数得到的不同厚度的钌薄膜及其电阻率。由表1可知，在小于67个反应周期数时，未测到钌薄膜的生长。从150个反应周期数开始，随着反应周期数的增加，钌薄膜的厚度增加，但是其电阻率也随着增加。

表1

表2为在200个反应周期时，在不同的氧气等离子体曝光时间条件下，得到的不同厚度的钌薄膜及其电阻率。由表2可知，随着氧气等离子体曝光时间的增加，钌薄膜的淀积速率增加。

表2