[发明专利]浅沟槽隔离结构的形成方法

说明书

本发明提出一种浅沟槽隔离结构的形成方法，在形成浅沟槽隔离区之后，对所述半导体衬底在浅沟槽隔离区的拐角处进行离子注入处理，能够降低拐角处的应力，使后续在拐角处形成第三介质层不易被击穿，进而提高器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的形成方法。

背景技术

浅沟槽隔离结构通常形成于半导体衬底之中，填充介质层用于隔离半导体器件。现有技术中的浅沟槽隔离结构形成步骤包括：

提供半导体衬底10，在所述半导体衬底10上依次形成氧化层20、硬掩膜层30，如图1所示；

依次刻蚀所述掩膜层30、氧化层20以及半导体衬底10，形成浅沟槽隔离区11暴露出半导体衬底10，如图2所示；

在沟槽隔离区11暴露出的半导体衬底10表面形成衬氧化层40，如图3所示；

在所述衬氧化层40以及所述硬掩膜层30的表面形成浅沟槽隔离结构50，所述浅沟槽隔离结构50填充所述浅沟槽隔离区，其中所述浅沟槽隔离结构50的材质为二氧化硅；

使用化学机械平坦化工艺研磨去除所述硬掩膜层30以及部分浅沟槽隔离结构，暴露出氧化层20，如图5所示。

然而在后续形成器件时，器件中的栅极会有一部分搭在所述浅沟槽隔离结构50上，即栅极形成在氧化层20以及浅沟槽隔离结构50上。在器件形成之后通常对器件进行一系列测试，以检测器件的性能是否符合标准。其中一项检测是对器件进行通电，测试氧化层20的抗击穿能力。然而，由于浅沟槽隔离结构50与所述半导体衬底10的拐角处（如图5虚线所示）形成的二氧化硅较薄，同时拐角处受到的应力较大；因此，在对器件进行通电测试氧化层20的抗击穿能力时，拐角处的二氧化硅通常是最薄弱，最容易被击穿的部分，这就造成器件的性能不稳定，不利于提高半导体器件整体的稳定性。

那么如何避免上述问题，提高拐角处二氧化硅的抗击穿性能便成为本领域技术人员急需解决的技术问题。

发明内容

本发明的目的在于提供一种浅沟槽隔离结构的形成方法，能够提升拐角处介质层的抗击穿性能。

为了实现上述目的，本发明提出一种浅沟槽隔离结构的形成方法，包括步骤：

提供半导体衬底，在所述半导体衬底上依次形成第一介质层和硬掩膜层；

依次刻蚀所述硬掩膜层、第一介质层以及半导体衬底，形成浅沟槽隔离区，所述半导体衬底在所述浅沟槽隔离区处存在拐角；

在所述浅沟槽隔离区内形成第二介质层，所述第二介质层暴露出所述拐角；

对所述拐角进行离子注入处理，所述离子注入处理使用的离子束与水平线呈预定夹角；

在所述第二介质层表面形成第三介质层。

进一步的，所述离子注入处理使用的离子束包括锑离子、碳离子和氮离子。

进一步的，所述离子注入处理使用的离子束包括C2B10H12和氧离子。

进一步的，所述离子注入处理使用的离子束包括BF2离子、碳离子和氮离子。

进一步的，所述离子注入处理的离子能量范围是3KeV～30KeV。

进一步的，所述离子注入处理的离子剂量范围是1e15/cm2～1e16/cm2。