[发明专利]集成无源器件的结构及制造方法

说明书

本发明提出一种集成无源器件的结构及制作方法，在电感表面形成电感加厚层、再分配层和焊盘层之后，接着在电感加厚层、再分配层和焊盘层表面形成钝化层，并暴露出焊盘层，用于连线，使电感加厚层成为电感的一部分，从而能够增加电感的厚度，提高电感的Q值，而且节省了工艺步骤，降低生产成本。

技术领域

本发明涉及半导体制造领域，尤其涉及一种集成无源器件的结构及制作方法。

背景技术

随着半导体器件特征尺寸的持续减小，半导体制造工艺也遭遇到不同的挑战。例如，无源器件的集成（Integrated Passive Device，IPD）中电感的品质因数（也称为Q值）也随着无源器件的特征尺寸缩小而受到影响。

无源器件的集成是指将电路中的电阻、电容以及电感均集成到同一个芯片中，现有技术中，集成无源器件的结构请参考图1，包括，高阻值衬底10，形成在所述高阻值衬底10上的缓冲层11，形成在所述缓冲层11上的多个电感30，所述电感30之间形成有层间介质层20，形成于所述介质层20内的电容40，形成于所述电感30表面的焊盘层72以及再分配层（Redistribution Layer，RDL）71，形成在所述介质层20表面并隔离所述焊盘层72以及再分配层71的第一钝化层50，形成在所述第一钝化层50、焊盘层72以及再分配层71表面的第二钝化层60。

其中，所述第二钝化层60暴露出一部分焊盘层72以及一部分再分配层71，所述焊盘层72为铝材质，作为一个压焊点用于后续外接连线，所述再分配层71也为铝材质，可以重新安排压焊点在半导体芯片上任何合理的位置。采用RDL技术，传统的通过芯片中心的压焊点可以被重新分配到芯片的边缘（两侧或者任何一侧）。RDL技术的好处在于，通过这种改变，系统和封装设计师可以更加灵活的考虑系统级封装方面的芯片的位置，比如芯片可分别以垂直堆叠、交错堆叠，并排堆叠的方式排列。

然而，由于特征尺寸的降低造成现有技术中无源器件中所有器件的尺寸变小，也导致电感的厚度降低，进而致使电感的Q值随之降低。那么如何提高集成无源器件中电感的Q值便成为本领域技术人员急需解决的技术问题。

发明内容

本发明的目的在于提供一种集成无源器件的结构及制作方法，能够增加电感的厚度，提高电感的Q值。

为了实现上述目的，本发明提出一种集成无源器件的制造方法，包括步骤：

提供无源器件，所述无源器件包括多个电感和层间介质层，所述层间介质层隔离所述电感，所述无源器件表面暴露出所述层间介质和电感的表面；

在所述层间介质和电感的表面形成压焊层；

刻蚀所述压焊层，形成电感加厚层、再分配层和焊盘层，所述电感加厚层、再分配层和焊盘层位于所述电感的表面，暴露出所述层间介质的表面；

在所述层间介质、电感加厚层、再分配层和焊盘层的表面形成钝化层；

刻蚀所述钝化层，暴露出所述焊盘层。

进一步的，在所述的集成无源器件的制造方法中，所述压焊层的材质为铝。

进一步的，在所述的集成无源器件的制造方法中，所述压焊层的厚度范围是1000埃～1500埃。

进一步的，在所述的集成无源器件的制造方法中，所述无源器件还包括衬底、缓冲层以及电容，所述缓冲层形成于所述衬底的表面，所述层间介质层和电感均形成于所述缓冲层的表面，所述电容形成于所述层间介质层内。

进一步的，在所述的集成无源器件的制造方法中，所述衬底的材质为高阻值的硅衬底。

进一步的，在所述的集成无源器件的制造方法中，所述缓冲层的材质为氧化硅。

进一步的，在所述的集成无源器件的制造方法中，所述电感的材质为铜或铝。