[发明专利]用于堆叠器件的互连结构和方法

权利要求书

1.一种器件，包括：

第一半导体元件，包括：

第一衬底；

位于所述第一衬底中的公共导电部件；

形成在所述第一衬底上方的第一介电层中的第一互连部件；和

将所述第一互连部件连接至所述公共导电部件的导电插塞；

第二半导体元件，接合到所述第一半导体元件，所述第二半导体元件包括：

第二衬底；和

形成在所述第二衬底上方的第二层间介电层中的第二互连部件；以及

导电深插塞，连接至所述第一半导体元件中的公共导电部件和所述第二半导体元件中的第二互连部件，并通过所述第一介电层与所述导电插塞分隔开。

2.根据权利要求1所述的器件，其中，所述导电深插塞形成为穿过所述第一介电层并部分地穿过所述第二介电层。

3.根据权利要求1所述的器件，其中，所述导电深插塞连接在所述第一互连部件和所述第二互连部件之间。

4.一种堆叠集成电路器件，包括：

第一半导体元件，具有第一互连部件以及连接至所述第一互连部件的导电插塞；

第二半导体元件，接合在所述第一半导体元件上，所述第二半导体元件包括第二互连部件；以及

导电深插塞，连接在所述第一互连部件和所述第二互连部件之间，其中，所述导电深插塞包括：

上部，连接至所述第一半导体元件中的导电插塞；和

下部，连接至所述第二半导体元件中的第二互连部件。

5.根据权利要求4所述的器件，其中，所述导电深插塞的所述上部的宽度基本大于所述下部的宽度。

6.根据权利要求4所述的器件，还包括：

所述第一半导体元件中的第一层间介电（ILD）层；以及

所述第二半导体元件中的第二层间介电（ILD）层。

7.一种方法，包括：

提供第一半导体元件，所述第一半导体元件包括：

第一衬底；

位于所述第一衬底上的第一层间介电（ILD）层；

所述第一ILD层中的第一互连部件；和

所述第一ILD层中的导电插塞，其中，所述导电插塞连接所述第一衬底和所述第一互连部件；

将所述第一半导体元件接合在第二半导体元件上，所述第二半导体元件包括：

第二衬底；

位于所述第二衬底上方的第二层间介电（ILD）层；和

所述第二ILD层中的第二互连部件；

在所述第一衬底中形成衬底沟槽以露出所述导电插塞和所述第一层间介电层；

在所述第一衬底和所述衬底沟槽的侧壁上沉积介电隔离层；

从所述衬底沟槽的底部去除所述介电隔离层以露出所述第一ILD层；

在所述衬底沟槽中形成深互连沟槽（DIT）图案掩模；

通过所述DIT图案掩模来蚀刻所述第一ILD层以及部分所述第二ILD层，以形成连接至所述第二互连部件的第一DIT；

去除图案化的掩模以形成第二DIT，所述第二DIT包括作为上部的所述衬底沟槽以及作为下部的所述第一DIT；以及

用导电材料填充所述第二DIT以形成连接所述第一半导体元件和第二半导体元件的导电深插塞。

8.根据权利要求7所述的方法，其中，通过光刻工艺和相对于所述第一ILD层具有足够蚀刻选择比的选择性蚀刻来形成所述衬底沟槽。

9.根据权利要求8所述的方法，其中，所述第一ILD层用作蚀刻停止层。

10.根据权利要求7所述的方法，其中，所述导电深插塞的所述上部的宽度基本大于所述下部的宽度。